CN207184429U - 一种用于稳定运算放大器输出电压的电路 - Google Patents

Abstract

本实用新型具体涉及一种用于稳定运算放大器输出电压的电路。偏置电流模块IBIAS给运算放大器OPAMP提供合适的偏置电流使运放工作在一个合适的共模点。共模提取电路将运放的输出共模点提取出来分别通过两个比较器与所能接受的共模电平波动范围的上下限进行比较。数字自动调谐电路根据比较器给出的结果进行控制位调整，再反馈给IBIAS电路来调整输出电流，从而达到对运算放大器共模点调谐的目的。

Description

一种用于稳定运算放大器输出电压的电路

技术领域

本实用新型具体涉及一种用于稳定运算放大器输出电压的电路。

背景技术

通常稳定运算放大器共模输出电压的方法主要以共模反馈电路实现，先检测到运算放大器输出的共模电平，与参考电压在误差放大器中比较，输出误差信号反馈控制运放负载，使输出直流电平与参考电压相同，共模反馈的稳定建立要在差模输出之前完成，因此，共模反馈电路的环路带宽大于差模运放电路的带宽，不可避免地耗费一定的功耗，同时，还要注意共模稳定的问题，从而使得运放电路分析变得复杂，尤其是在复杂系统中，多个运放电路的使用将使功耗和稳定性问题变得非常突出。

在实际应用中，差分运算放大器的输出共模电压可以通过负载自偏置电路产生，即检测出的输出共模电压可以不经过误差放大器，而直接反馈给负载，负载输出端自偏置到所需的共模电平，不影响差模电压的工作，电路设计简化了许多,避免共模反馈电路使用功耗。然而,自偏置负载电路的输出电压会随着自身的偏置状态的变化而变化，比如偏置电流、电源电压、温度等,这些因素可以来自于电路输出负载,也可以来自于外界环境的改变,因此,自偏置负载电路也需要相应的控制电路,使之能够稳定的输出所需要的电压值.根据输出电压与输出电流的关系,负载输出电压往往随偏置电流单调变化,可以通过设计相应的模块控制偏置电流,从而达到控制电路的输出电压。

实用新型内容

本实用新型为了解决上述背景技术中的不足之处，提供一种用于稳定运算放大器输出电压的电路。

为解决现有技术存在的问题，本实用新型的技术方案是：一种用于稳定运算放大器输出电压的电路，其特征在于：包括运算放大器模块OPAMP、共模点提取模块、偏置电流模块IBIAS、比较器模块COMPARATOR,数位合成寄存器模块和数字自动调谐电路模块，所述的输出端经共模点提取模块分两路信号输出，一路信号输出至第一比较器模块COMPARATOR1，一路信号输出至第二比较器模块COMPARATOR2，所述第一比较器模块COMPARATOR1和第二比较器模块COMPARATOR2再经REG输出到数字自动调谐电路模块，所述数字自动调谐电路模块与IBIAS连接，所述IBIAS还向OPAMP输入IOUT。

所述的数字自动调谐电路模块包括寄存器模块Register、译码器模块Decoder、加法器模块Adder和时钟产生电路Clock Generation Circuit(divider)；所述的寄存器模块Register将信号依次通过译码器模块模块Decoder、加法器模块Adder、第二寄存器模块Register输出至第三寄存器模块Register，所述第三寄存器模块Register输出至IBIAS，所述时钟产生电路Clock Generation Circuit(divider)将信号通过三路分别输出至第一寄存器模块Register、加法器模块Adder和第二寄存器模块Register、第三寄存器模块Register，所述第二寄存器模块Register还输出5BITS至加法器模块Adder。

与现有技术相比，本实用新型的优点如下：

本实用新型避免了以往所使用的采用共模反馈电路来稳定共模点所带来的功耗大，电路分析复杂等缺点，同时避免共模反馈电路带来的电路稳定性问题。偏置电流模块(IBIAS)采用五位控制位控制，可精细调节输出共模点，精准的稳定电路的共模点。

附图说明

图1用于稳定运算放大器输出共模点的电路结构图；

图2数字自动调节电路结构图；

图3数字自动调谐电路中各模块工作时序。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

参见图1和图2：一种用于稳定运算放大器输出电压的电路，包括运算放大器模块OPAMP、共模点提取模块、偏置电流模块IBIAS、比较器模块COMPARATOR,数位合成寄存器模块和数字自动调谐电路模块，所述的数字自动调谐电路模块包括寄存器模块Register、译码器模块模块Decoder、加法器模块Adder,时钟产生电路Clock Generation Circuit(divider)；

参见图1：偏置电流模块(IBIAS)给运算放大器(OPAMP)合适的偏置电流使运放工作在一个合适的共模点。由于温度等因素会造成电路共模点的偏移，共模提取电路将运放的输出共模电平提取出来分别通过两个比较器与所能接受的共模电平波动范围的上下限进行比较，此处设上限为Vref1,下限为Vref2。当比较器(COMPARATOR)的同相输入大于反相输入时比较器输出1，反之输出0。数位合成寄存器模块再将comparator1的结果寄存在高位，将comparator2的结果寄存在低位输出给数字自动调谐电路模块。当数位合成寄存器输出(0,0)时，共模点工作在合适范围内，数字自动调谐电路无需工作。当数位合成寄存器输出(1,0)，(0,1)时数字自动调谐电路工作，即对现时偏置电流模块(IBIAS)的控制字进行调整并将调整后的结果输出给电流偏置模块(IBIAS)，从而改变其输出电流Iout。

数字自动调谐电路的具体实施方式如图2所示，它由寄存器模块(Register)，译码器模块(Decoder)，加法器模块(Adder),时钟产生电路(Clock Generation Circuit(divider))组成。Register1将数位合成寄存器输出的(1,0)或者(0,1)寄存下来并交由译码器模块(Decoder)译成5位控制字。加法器(Adder)再将Register2所存放的电流偏置模块(IBIAS)原始控制字与译码器模块(Decoder)输出相加。相加的结果覆盖掉Register2所存放的电流偏置模块(IBIAS)原始控制字。再通过Register3存放并反馈给电流偏置模块(IBIAS)。时钟Clock1，Clock2，Locking Signal的时序图如图3所示，每个时间点仅有一个时钟驱动。当Clock1为高电平时，Register1将数位合成寄存器输出的(1,0)或者(0,1)寄存下来。译码器模块(Decoder)将(0,1)译为五位的控制字“11111”，将(1,0)译为五位的控制字“00001”。当Clock2为低电平时Register2的控制字与电流偏置模块(IBIAS)的控制字保持一致；当Clock2为高电平时，加法器(Adder)将Register2的值与译码器(Decoder)输出的“11111”或“00001”相加，相加的结果存放在Register2，从而改变了Register2原来的控制字，同时Register2的控制字传送到Register3。当Locking Signal为高电平时，寄存器Register3的锁定，寄存器Register3的控制字发送给电流偏置模块(IBIAS)。此时比较器再对输出共模电平进行检测，循环上述过程，直到输出共模电平工作在合适的范围内。

本实用新型的内容不限于实施例所列举，本领域普通技术人员通过阅读本实用新型说明书而对本实用新型技术方案采取的任何等效的变换，均为本实用新型的权利要求所涵盖。

Claims (2)

1.一种用于稳定运算放大器输出电压的电路，其特征在于：包括运算放大器模块OPAMP、共模点提取模块、偏置电流模块IBIAS、比较器模块COMPARATOR,数位合成寄存器模块和数字自动调谐电路模块，所述的输出端经共模点提取模块分两路信号输出，一路信号输出至第一比较器模块COMPARATOR1，一路信号输出至第二比较器模块COMPARATOR2，所述第一比较器模块COMPARATOR1和第二比较器模块COMPARATOR2再经REG输出到数字自动调谐电路模块，所述数字自动调谐电路模块与IBIAS连接，所述IBIAS还向OPAMP输入IOUT。

2.根据权利要求1所述的一种用于稳定运算放大器输出电压的电路，其特征在于：所述的数字自动调谐电路模块包括寄存器模块Register、译码器模块Decoder、加法器模块Adder和时钟产生电路Clock Generation Circuit；所述的寄存器模块Register将信号依次通过译码器模块Decoder、加法器模块Adder、第二寄存器模块Register输出至第三寄存器模块Register，所述第三寄存器模块Register输出至IBIAS，所述时钟产生电路ClockGeneration Circuit将信号通过三路分别输出至第一寄存器模块Register、加法器模块Adder和第二寄存器模块Register、第三寄存器模块Register，所述第二寄存器模块Register还输出5BITS至加法器模块Adder。