CN206931586U - 一种芯片封装结构 - Google Patents

一种芯片封装结构 Download PDF

Info

Publication number
CN206931586U
CN206931586U CN201720737822.7U CN201720737822U CN206931586U CN 206931586 U CN206931586 U CN 206931586U CN 201720737822 U CN201720737822 U CN 201720737822U CN 206931586 U CN206931586 U CN 206931586U
Authority
CN
China
Prior art keywords
chip
layer
flip
conductive layer
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720737822.7U
Other languages
English (en)
Inventor
黄源炜
曹周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201720737822.7U priority Critical patent/CN206931586U/zh
Application granted granted Critical
Publication of CN206931586U publication Critical patent/CN206931586U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

本实用新型公开了一种芯片封装结构，包括基板、倒装芯片和封装层。基板包括散热层、绝缘层和导电层。散热层用于吸收芯片热量和对外散热。形成基板的主体结构和散热，绝缘层设置于散热层的正面，导电层设置于绝缘层表面，导电层分隔形成多个彼此隔断的连接区域，连接区域形成连接电路。倒装芯片的焊料凸点与相应的连接区域固定且电连接，封装层与基板共同包覆倒装芯片。芯片封装结构通过基板与封装层将倒装芯片包覆封装，提升了散热性能，允许芯片倒装。芯片封装结构利用倒装芯片的焊料凸点与导电层的连接区域直接固定连接，将倒装芯片连入连接电路中，简化了倒装芯片的封装结构，且缩短了信号传输路径，减少信号在传递过程中的干扰和损失。

Description

一种芯片封装结构
技术领域
本实用新型涉及半导体的技术领域，尤其涉及一种芯片封装结构。
背景技术
芯片是在半导体片材上通过浸蚀、布线等制成的能实现某种功能的半导体器件。芯片一般需要封装成一定标准尺寸的封装结构，与其他的电子元件配合形成控制电路或驱动电路。如图1所示，在现有技术中，芯片封装结构包括引线框架1＇、芯片2＇和封装层3＇。芯片2＇一般焊接在引线框架1＇上，通过电连接件(比如焊线、焊桥等)将芯片2＇的电路引出端与引线框架1＇的引脚连接，再利用环氧树脂等材料从引线框架1＇的正反两面均包覆引线框架1＇和芯片2＇，形成封装层3＇。引线框架1＇的引脚凸出封装层3＇，用于与外部电路连接，使得芯片2＇的电路引出端能够接入到外电路中。
引线框架1＇不仅用于承载芯片2＇和将芯片2＇与外部电路连接，也吸收芯片2＇产生的热量并散发到外部。因此，引线框架1＇不能太薄，否则会影响芯片2＇的散热。现有的引线框架1＇的厚度一般在0.5mm左右，才能满足功率芯片等散热要求。在现有的加工技术中，引线框架1＇上加工后形成的连接线路的线宽和线距一般不会低于引线框架1＇的厚度，因此，引线框架1＇的连接线路的的线框和线距不会小于0.5mm。芯片2＇本身的尺寸比较小，芯片2＇上的电路引出端无法直接与引线框架1＇上的连接线路连接，只能采用电连接件(比如焊线、焊桥等)将尺寸较小、排布比较密集的电路引出端与尺寸较大、排布比较更稀疏的连接线路连接，增加了芯片2＇的电路引出端到连接线路之间的路径，增大了信号在传递过程中的损失。
实用新型内容
本实用新型的目的在于提出一种芯片封装结构，具有较好的散热性能，且能减少倒装芯片的信号损失，提升信号的保真性。
为达此目的，本实用新型采用以下技术方案：
一种芯片封装结构，包括基板、倒装芯片和封装层；
基板包括：
散热层，用于形成基板的主体结构和散热；
绝缘层，绝缘层设置于散热层的正面；和
导电层，导电层设置于绝缘层表面，导电层分隔形成多个彼此隔断的连接区域，连接区域形成连接电路；
倒装芯片的焊料凸点与相应的连接区域固定且电连接；
封装层与基板共同包覆倒装芯片，散热层的至少部分外露出封装层。
其中，导电层的厚度为0.02mm-0.2mm。
其中，导电层的厚度为0.03mm-0.1mm。
其中，导电层上形成的连接电路的线宽和线距不小于0.08mm。
其中，散热层为金属板。
其中，散热层由石墨烯制成。
其中，芯片封装结构还包括正装芯片，正装芯片固定于导电层，且正装芯片的电路引出端与相应的连接区域通过电连接件连接。
其中，倒装芯片为控制芯片，正装芯片包括功率芯片。
其中，导电层由金属箔粘贴在绝缘层上，加热固化形成。
有益效果：本实用新型提供了一种芯片封装结构，包括基板、倒装芯片和封装层。基板包括散热层、绝缘层和导电层。散热层用于形成基板的主体结构和散热，绝缘层设置于散热层的正面，导电层设置于绝缘层表面，导电层分隔形成多个彼此隔断的连接区域，连接区域形成连接电路。倒装芯片的焊料凸点与相应的连接区域固定且电连接；封装层与基板共同包覆倒装芯片，散热层的至少部分外露出封装层。芯片封装结构直接通过基板与封装层将倒装芯片包覆封装，散热层的背面至少部分可以外露，增大了散热层的散热面积，提升了散热性能。倒装芯片不需要导电层散热，而通过散热层散热，导电层可以变薄，在导电层上的连接线路的线宽和线距尺寸变小，允许芯片采用倒装的方式连接。芯片封装结构利用倒装芯片的对外连接的焊料凸点与导电层的连接区域直接固定连接，将倒装芯片连入连接电路中。倒装芯片不需要使用引线键合，简化了倒装芯片的封装结构，且缩短了信号传输路径，可以减少信号在传递过程中的干扰和损失，提升信号的保真效果。
附图说明
图1是现有技术的芯片封装结构的结构示意图。
图2是本实用新型的一种芯片封装结构的结构示意图。
图3是本实用新型的另一种芯片封装结构的结构示意图。
其中：
1-基板，11-散热层，12-绝缘层，13-导电层，2-倒装芯片，3-封装层，4-正装芯片，5-电连接件；
1＇-引线框架，2＇-芯片，3＇-封装层。
具体实施方式
为使本实用新型解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。
实施例1
如图2所示，本实施例提供了一种芯片封装结构，包括基板1、倒装芯片2和封装层3。基板1包括散热层11、绝缘层12和导电层13。散热层11用于形成基板1的主体结构和散热。散热层11一般设置为板状结构，可以用金属制作成金属板，比如铝板、铁板等，制作比较简单，结构强度和散热性能良好，铝板还能具有较好的抗锈蚀性能，且重量较轻。散热层11也可以用石墨烯做成板状结构，与金属板相比，石墨烯制成的板状结构可以更薄、强度更大、散热性能更好。
绝缘层12设置于散热层11的正面，通过绝缘层12可以将散热层11与其他的部件隔离，避免其他部件短路。绝缘层可以是含有耐热树脂、固化剂和无机填料的固化性树脂组合物的固化物，兼顾散热性能和绝缘性能。耐热树脂可以是环氧树脂、有机硅树脂、酚醛树脂、酰亚胺树脂等，无机填料，可以使用例如氧化铝、氧化硅、氧化镁等的氧化物陶瓷，或者是例如氮化铝、氮化硅、氮化硼等的氮化物陶瓷、碳化物陶瓷等。固化性树脂组合物中，可以根据需要使用硅烷类偶联剂、钛酸脂类偶联剂、稳定剂、固化促进剂等。
导电层13设置于绝缘层12表面，被绝缘层12与散热层11隔离，导电层13分隔形成多个彼此隔断的连接区域，连接区域形成连接电路，避免连接电路彼此之间和与散热层11之间短路。导电层13可以由金属箔粘贴在绝缘层12上，加热固化形成，制造简单方便，易于操作。
倒装芯片2的焊料凸点与相应的连接区域固定且电连接，连入连接电路中。焊料凸点是指倒装芯片2上用于与外电路连接的连接部件，比如从倒装芯片2上凸出的铜柱等。封装层3可以是环氧树脂等封装材料，封装层3与基板1共同包覆倒装芯片2，散热层11的至少部分外露出封装层3，外露的散热层11增大了散热层11的散热面积，提升了芯片封装结构的散热性能。
具体而言，如图2所示，在本实施例的一种芯片封装结构中，封装材料从基板1的正面和反面包覆基板1，将倒装芯片2包覆。封装材料从基板1的反面包覆时，形成的封装层3的背面与基板1的散热层11的背面持平，使得散热层11的背面外露，允许散热层11直接通过外露的区域散热，提升基板1的散热性能。封装层3从正反两面包覆基板1，可以提高芯片封装结构的结构稳定性，避免基板1与封装层3受到外力时分离，导致基板1和封装层3之间进入水气等，影响芯片封装结构的性能和使用寿命。
如图3所示，在本实施例的另一种芯片封装结构中，封装材料从基板1的正面封装，包覆倒装芯片2。基板1的反面完全外露，散热面积更大，进一步提升散热性能。
本实施例的芯片封装结构利用倒装芯片2的对外连接的焊料凸点与导电层13的连接区域直接固定连接，将倒装芯片2连入连接电路中。芯片封装结构直接通过基板1与封装层3将倒装芯片2包覆封装，封装层3不需要再在倒装芯片2的两侧包覆，散热层1的背面可以外露，增大了散热层1的散热面积，提升了散热性能。倒装芯片2不需要导电层散热，而通过散热层11散热，导电层13可以变薄，在导电层13上的连接线路的线宽和线距尺寸变小，允许芯片采用倒装的方式连接。倒装芯片2不需要使用引线键合，简化了倒装芯片2的封装结构，且缩短了信号传输路径，可以减少信号在传递过程中的干扰和损失，提升信号的保真效果。倒装芯片2不需要使用引线键合，简化了倒装芯片2的封装结构，且缩短了信号传输路径，可以减少信号在传递过程中的干扰和损失，提升信号的保真效果。
本实施例的半导体封装结构可以首先在散热层11(比如金属板或者石墨烯板)的正面涂覆绝缘层12的浆料，或者利用丝网印刷的方式设置相应的绝缘层12，加热到半固化状态后，可以将用于形成导电层13的金属箔粘贴在绝缘层12上，形成导电层13，再加热完全固化。
导电层13的厚度不宜过厚或过薄，导电层13上形成的连接电路的线宽和线距一般不会低于导电层13的厚度。导电层13的厚度太薄时，容易导致导电性能变弱，影响信号传递。导电层13的厚度太厚时，连接电路的线宽和线距会相应的变大，影响连接电路在倒装芯片2下的排布。在本实施例中，导电层13的厚度设置为0.02mm-0.2mm比较合适，可以兼顾导电性能和连接电路排布。导电层13的厚度更优选设置可以是0.03mm-0.1mm。导电层13上形成的连接电路的线宽和线距最好不小于0.08mm，以避免影响导电性能，但是也不宜过大，可以设置为0.1mm左右，兼顾导电性能和连接电路排布。
在本实施例中，芯片封装结构还包括正装芯片4，正装芯片4固定于导电层13，且正装芯片4的电路引出端与相应的连接区域通过电连接件5连接。电连接件5可以是引线或连接桥，通过引线键合或桥连接的方式将正装芯片4连入导电层13的连接电路中。根据实际需要，可以在芯片封装结构中继续封装正装芯片4，与倒装芯片2配合使用，形成一个集成度更高的智能芯片模组。具体而言，本实施例中，倒装芯片2为控制芯片，正装芯片4可以包括功率芯片等，控制芯片和功率芯片共同封装，形成自带控制芯片的功率芯片模组，即，智能芯片模组。为了降低生产成本，功率芯片一般采用正装的方式连接。功率芯片的发热量比较大，在现有技术中，功率芯片与控制芯片共同封装时，由于引线框架一体成型，厚度保持一致，为了保证功率芯片的散热，引线框架的厚度需要达到0.5mm，导致控制芯片也只能采用正装的形式，一般通过引线键合的方式与引线框架连接，增大了控制芯片的信号传递时的损失，影响控制芯片的信号的高保真性。在本实施例中，功率芯片的热量通过散热层11吸收和向外散发，导电层13的厚度可以降低到0.1mm左右，可以满足控制芯片倒装连接的要求，形成相应的连接电路。控制芯片采用倒装芯片的方式，可以减短控制芯片的信号传递路径，减少信号传递损失，提高控制芯片的指令的保真性能和高效传递性，更好地控制功率芯片。
为了提高散热层11的散热效果，还可以在发热量大的区域，比如倒装芯片2和正装芯片4的区域加厚散热层11的厚度，更有利于热量散发。
以上内容仅为本实用新型的较佳实施例，对于本领域的普通技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，本说明书内容不应理解为对本实用新型的限制。

Claims (9)

1.一种芯片封装结构，其特征在于，包括基板(1)、倒装芯片(2)和封装层(3)；
所述基板(1)包括：
散热层(11)，用于形成所述基板(1)的主体结构和散热；
绝缘层(12)，绝缘层(12)设置于所述散热层(11)的正面；和
导电层(13)，所述导电层(13)设置于所述绝缘层(12)表面，所述导电层(13)分隔形成多个彼此隔断的连接区域，所述连接区域形成连接电路；
所述倒装芯片(2)的焊料凸点与相应的连接区域固定且电连接；
所述封装层(3)与所述基板(1)共同包覆所述倒装芯片(2)，所述散热层(11)的至少部分外露出所述封装层(3)。
2.如权利要求1所述的芯片封装结构，其特征在于，所述导电层(13)的厚度为0.02mm-0.2mm。
3.如权利要求1所述的芯片封装结构，其特征在于，所述导电层(13)的厚度为0.03mm-0.1mm。
4.如权利要求1所述的芯片封装结构，其特征在于，所述导电层(13)上形成的连接电路的线宽和线距不小于0.08mm。
5.如权利要求1-4任一项所述的芯片封装结构，其特征在于，所述散热层(11)为金属板。
6.如权利要求1-4任一项所述的芯片封装结构，其特征在于，所述散热层(11)由石墨烯制成。
7.如权利要求1-4任一项所述的芯片封装结构，其特征在于，还包括正装芯片(4)，所述正装芯片(4)固定于所述导电层(13)，且所述正装芯片(4)的电路引出端与相应的所述连接区域通过电连接件(5)连接。
8.如权利要求7所述的芯片封装结构，其特征在于，所述倒装芯片(2)为控制芯片，所述正装芯片(4)包括功率芯片。
9.如权利要求1-4任一项所述的芯片封装结构，其特征在于，所述导电层(13)由金属箔粘贴在所述绝缘层(12)上，加热固化形成。
CN201720737822.7U 2017-06-23 2017-06-23 一种芯片封装结构 Active CN206931586U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720737822.7U CN206931586U (zh) 2017-06-23 2017-06-23 一种芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720737822.7U CN206931586U (zh) 2017-06-23 2017-06-23 一种芯片封装结构

Publications (1)

Publication Number Publication Date
CN206931586U true CN206931586U (zh) 2018-01-26

Family

ID=61345753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720737822.7U Active CN206931586U (zh) 2017-06-23 2017-06-23 一种芯片封装结构

Country Status (1)

Country Link
CN (1) CN206931586U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659241A (zh) * 2018-12-11 2019-04-19 沈阳中光电子有限公司 一种在引线框架上连接两种类型芯片的方法
CN111430326A (zh) * 2020-03-05 2020-07-17 广东工业大学 一种嵌入式高散热扇出型封装结构及封装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659241A (zh) * 2018-12-11 2019-04-19 沈阳中光电子有限公司 一种在引线框架上连接两种类型芯片的方法
CN109659241B (zh) * 2018-12-11 2021-05-11 沈阳中光电子有限公司 一种在引线框架上连接两种类型芯片的方法
CN111430326A (zh) * 2020-03-05 2020-07-17 广东工业大学 一种嵌入式高散热扇出型封装结构及封装方法
CN111430326B (zh) * 2020-03-05 2022-02-11 广东工业大学 一种嵌入式高散热扇出型封装结构及封装方法

Similar Documents

Publication Publication Date Title
TW201513275A (zh) 晶片封裝結構及其製作方法
CN211208432U (zh) 智能功率模块基板、智能功能模块和电子设备
CN208111434U (zh) 一种功率模块
CN206931586U (zh) 一种芯片封装结构
CN107734839A (zh) 一种pcb
CN206931591U (zh) 一种半导体芯片封装结构
CN114792680A (zh) 电源管理芯片封装结构及封装结构的制作方法
US20240055370A1 (en) Semiconductor package and semiconductor device
CN201986260U (zh) 一种复合pcb板
CN206558540U (zh) 一种散热性良好的倒装柔性cob光源
CN219435850U (zh) Mosfet芯片封装结构
CN203631589U (zh) 一种倒装的led封装结构及led灯条
CN207338428U (zh) 一种陶瓷基板的封装结构
CN211700253U (zh) 表面贴装用dfn器件封装结构
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN209104141U (zh) 一种芯片外露型封装结构
CN203631590U (zh) 一种垂直的led灯条
CN219959039U (zh) 一种提高基于cob封装的大功率led芯片散热的装置
CN206370418U (zh) 一种印刷陶瓷二极管倒装芯片封装结构
CN206432253U (zh) 半导体器件
CN210984717U (zh) 散热封装结构
CN105552044A (zh) 表面安装型电阻桥的封装结构和封装工艺
CN205692855U (zh) 平面硅胶覆膜式金属基板led封装结构
JPH02278856A (ja) 半導体集積回路装置
CN211700255U (zh) Dfn封装半导体器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant