CN206908587U - 一种多路同步频分复用毫米波扫频信号产生装置 - Google Patents

Abstract

本实用新型公开了一种多路同步频分复用毫米波扫频信号产生装置，装置包括专用集成电路、数字信号处理器和多路同步频分复用通道，其中，所述专用集成电路将多个频率的正弦波形数据传输给数字信号处理器，数字信号处理器将接收的波形数据发送给对应的同步频分复用通道，并每隔一定的时间对接收的波形数据进行轮转；多路同步频分复用通道中的每一路都包括依次连接的数模转换器、低通滤波器、混频器和倍频放大网络，最终生成多路扫频信号。本实用新型信噪比高、同步性好，真正实现频分复用。

Description

一种多路同步频分复用毫米波扫频信号产生装置

技术领域

本实用新型涉及一种多路同步频分复用毫米波扫频信号产生装置。

背景技术

毫米波信号凭借穿透性好、分辨率高、电磁辐射剂量低的优势，越来越多的应用于成像领域。传统的毫米波成像系统同一时刻只有1个发射通道工作，成像时间较长，无法实现动态成像。为了提高成像速度，需要多个发射通道并行工作，因此针对多路毫米波扫频信号产生技术的研究成为热点。

现有多路毫米波扫频信号产生技术主要有两种。

一种采用单个倍频信号链路将低频扫频信号倍频至Ku波段，在Ku波段使用多级功分器将本振信号分成N路，然后再倍频至Ka波段，滤波后经混频器上变频至满足应用需求的毫米波波段。该种方法采用单个频率合成器得到扫频信号，同一时刻全部发射通道信号频率一致，无法实现频分复用。为了得到多路扫频信号，仍然需要采取时分复用的工作方式，对成像速度的改善帮助不大。

另一种采用N个频率合成器，分别工作在不同的频段上，得到N路低频扫频信号。N个频率合成器共用同一个频率基准源，保证信号同步。N个频率合成器依次连接多级开关、混频器、倍频器，得到多路毫米波扫频信号。通过对多级开关的控制，可以使多路信号工作在不同频率上，实现了频分复用的工作方式。但是，多级开关的切换时间存在抖动，使得多路信号同步性变差，影响成像精度。多级开关在进行切换时，会产生高频噪声，影响信号信噪比。而且，当频率合成器数量过多，使得频率基准源产生过载问题，频率稳定性变差，带来额外的相位噪声，进一步影响成像精度。如果频率合成器数量过少，又无法真正实现频分复用，成像时间依然较长。

实用新型内容

本实用新型为了解决上述问题，提出了一种多路同步频分复用毫米波扫频信号产生装置，本实用新型能够解决现有多路毫米波扫频信号产生技术存在的信噪比低、同步性差、无法真正实现频分复用等问题，提高了多路毫米波扫频信号的同步性和信噪比。

为了实现上述目的，本实用新型采用如下技术方案：

一种多路同步频分复用毫米波扫频信号产生装置，包括专用集成电路、数字信号处理器和多路同步频分复用通道，其中，所述专用集成电路将多个频率的正弦波形数据传输给数字信号处理器，所述数字信号处理器将接收的波形数据发送给对应的同步频分复用通道，并每隔一定的时间对接收的波形数据进行轮转；

所述多路同步频分复用通道中的每一路都包括依次连接的数模转换器、低通滤波器、混频器和倍频放大网络，分别对接收的波形数据进行数模转换、低通滤波、和本振信号的上变频混频以及混频信号的功率放大，以生成多路扫频信号。

进一步的，所述专用集成电路包含数字矩阵存储模块和高速总线发送模块，并通过高速数字总线连接到数字信号处理器；

所述数字矩阵存储模块以2维数组的形式存储了N个频率的正弦波形数据，每个频率的数据点数是M，数字矩阵含有N×M个数据；高速总线发送模块将波形数据通过高速数据总线发送给数字信号处理器。

进一步的，所述数字信号处理器包含高速总线接收模块和数模转换驱动模块，将处理后的波形数据分别发送给各个数模转换器；

所述高速总线接收模块接收来自专用集成电路的波形数据；所述数模转换驱动模块驱动各个数模转换器工作，将各个频率的正弦波形数据发送给对应的数模转换器，并且每隔一定的时间对送往各个数模转换器的波形数据进行轮转。

各个数模转换器完成数字信号到模拟信号的转换，输出低频扫频信号给对应的低通滤波器，低通滤波器对低频扫频信号进行低通滤波，去掉高频噪声成份，输出给对应的混频器；混频器完成低频扫频信号与本振信号的上变频混频，输出S波段扫频信号给对应的倍频放大网络。

所述倍频放大网络，均包括依次连接的第一倍频器、第一带通滤波器、第二倍频器、第二带通滤波器、第三倍频器、第三带通滤波器和功率放大器。

所述本振信号产生S波段点频信号，输出给各个混频器。

所述专用集成电路和数字信号处理器连接有一个高稳定性晶振，同时接收其提供的工作时钟。

基于上述装置的工作方法，包括以下步骤：

(1)根据所需毫米波扫频信号带宽和步进频率大小确定行数，结合数模转换器采样率确定列数，构建出数字矩阵；

(2)以数字矩阵的列为单位，将全部N行波形数据同步传输给数字信号处理器，数字信号处理器再将波形数据传输给N个数模转换器，数模转换器完成数模转换，得到低频模拟信号；

(3)依次对各路低频扫频信号进行轮转；

(4)多路低频扫频信号与本振信号进行上变频混频后，进一步进行倍频和放大操作，得到各个毫米波扫频信号。

所述步骤(3)中，将扫频周期分为N份，每一份称为一个扫频子周期，将第i个扫频子周期内的第i个数模转换器获得的波形数据转换为上一扫频子周期内的第i-1个数模转换器获得的波形数据，输出的低频模拟信号频率转换为上一扫频子周期内的第i-1个数模转换器输出的低频模拟信号频率。

与现有技术相比，本实用新型的有益效果为：

(1)本实用新型采用专用集成电路的数字矩阵存储模块存储含有波形数据的数字矩阵，然后以数字矩阵的列为单位，通过高速数字总线将全部N行波形数据同步传输给数字信号处理器，最后通过N个数模转换器得到N路扫频信号。整个过程实现了全数字化，不存在器件差异、开关切换、时钟稳定性带来的多路信号不同步问题，提高了多路毫米波扫频信号的同步性。

(2)本实用新型采用数字信号处理器的数模转换驱动模块以数字的方式实现了多路扫频信号的轮转，避免了采用多级开关等器件对信号进行切换时带来的高频噪声，提高了多路毫米波扫频信号的信噪比。

(3)本实用新型采用专用集成电路、数字信号处理器、配合N个数模转换器、N个低通滤波器、N个混频器、N个倍频放大网络，以及本振信号和高稳定性晶振，同时输出N路毫米波扫频信号。路数N只与数字矩阵大小、以及数模转换器、低通滤波器、混频器和倍频放大网络的数量有关，不涉及器件的带载能力，理论上N的取值可以非常大，真正实现了多路毫米波扫频信号的频分复用，有利于减小毫米波成像时间，提高成像速度。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。

图1是装置结构图。

图2是倍频放大网络结构图。

图3是多路同步频分复用毫米波扫频信号示意图。

具体实施方式：

下面结合附图与实施例对本实用新型作进一步说明。

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

正如背景技术所介绍的，现有技术中存在信噪比低、同步性差、无法真正实现频分复用的不足，为了解决如上的技术问题，本申请提出了一种多路同步频分复用毫米波扫频信号产生装置。

一种多路同步频分复用毫米波扫频信号产生装置，由专用集成电路、数字信号处理器、N个数模转换器、N个低通滤波器、N个混频器、N个倍频放大网络、本振信号和高稳定性晶振组成。

所述专用集成电路包含数字矩阵存储模块和高速总线发送模块，并通过高速数字总线连接到数字信号处理器；

所述数字矩阵存储模块以2维数组的形式存储了N个频率的正弦波形数据，每个频率的数据点数是M，数字矩阵含有N×M个数据；

所述高速总线发送模块以数十Gbps的传输速度将波形数据通过高速数据总线发送给数字信号处理器；

所述数字信号处理器包含高速总线接收模块和数模转换驱动模块，将处理后的波形数据分别发送给N个数模转换器；

所述高速总线接收模块以数十Gbps的速度接收来自专用集成电路的波形数据；

所述数模转换驱动模块驱动N个数模转换器工作，将N个频率的正弦波形数据发送给对应的数模转换器，并且每隔一定的时间对送往N个数模转换器的波形数据进行轮转；

所述N个数模转换器完成数字信号到模拟信号的转换，输出低频扫频信号给N个低通滤波器；

所述N个低通滤波器对低频扫频信号进行低通滤波，去掉高频噪声成份，使模拟信号更加平滑，输出给N个混频器；

所述N个混频器完成低频扫频信号与本振信号的上变频混频，输出S波段扫频信号给N个倍频放大网络；

所述N个倍频放大网络，均由第一倍频器、第一带通滤波器、第二倍频器、第二带通滤波器、第三倍频器、第三带通滤波器和功率放大器依次连接组成，将S波段扫频信号倍频到毫米波波段，同时对信号功率进行放大；

所述本振信号产生S波段点频信号，输出给N个混频器；

所述高稳定性晶振同时为专用集成电路和数字信号处理器提供工作时钟。

一种多路同步频分复用毫米波扫频信号产生装置的方法，包括以下步骤：

第1步：数字矩阵的建立：

专用集成电路的数字矩阵存储模块存储数字矩阵；

数字矩阵是一个N×M的2维数组，每一行含有一个频点的正弦波形数据，数据均为16位，容量大小合计为2×N×M字节；

数字矩阵第1行数据表示频率为f₁的正弦波形，第2行数据表示频率为f₂的正弦波形，依此类推，第i行数据表示频率为f_i的正弦波形，第N行数据表示频率为f_n的正弦波形数据，并且f₁＜f₂＜…＜f_i＜…＜f_n；

数字矩阵的数学表达式为：

其中，A表示数字矩阵；a₁₁……a_ij……a_nm表示矩阵元素；

设所需毫米波扫频信号带宽为B，步进频率大小为f_step，则数字矩阵的行数N为：

设数模转换器采样率为f_s，则数字矩阵的列数M为：

其中，T_scan表示扫频周期。

第2步：多路低频扫频信号的同步与频分复用：

专用集成电路以数字矩阵的列为单位，通过高速数字总线将全部N行波形数据同步传输给数字信号处理器；

数字信号处理器再将波形数据传输给N个数模转换器，数模转换器完成数模转换，得到低频模拟信号；

同一时刻，N个数模转换器输出的N路信号严格同步，且频率不同，实现多路低频扫频信号的同步与频分复用。

第3步：多路低频扫频信号的轮转：

将扫频周期T_scan分为N份，每一份称为一个扫频子周期T_seed：

第1个扫频子周期内，第1、2、……、N-1、N个数模转换器获得的波形数据分别为数字矩阵的第1、2、……、N-1、N行元素，输出的低频模拟信号频率分别为f₁、f₂、……、f_n-1、f_n；

第2个扫频子周期内，第1、2、……、N-1、N个数模转换器获得的波形数据分别为数字矩阵的第2、3、……、N、1行元素，输出的低频模拟信号频率分别为f₂、f₃、……、f_n、f₁；

依此类推，第N个扫频子周期内，第1、2、……、N-1、N个数模转换器获得的波形数据分别为数字矩阵的第N、1、……、N-2、N-1行元素，输出的低频模拟信号频率分别为f_n、f₁、……、f_n-2、f_n-1。

第4步：多路低频扫频信号的混频、倍频和放大：

第i个数模转换器输出的低频模拟信号可以表示为：

其中，V_i(t)表示第i个数模转换器输出的低频模拟信号；B_i表示信号幅度；f表示信号频率；t表示时间；k表示扫频周期数，且k＝0,1,2……；

第i个数模转换器输出的低频模拟信号经过第i个混频器与本振信号进行上变频混频，得到第i个S波段扫频信号：

其中，V_im(t)表示第i个混频器输出的S波段扫频信号；C_i表示信号幅度；f_LO表示本振信号频率，位于S波段内；

第i个混频器输出的S波段扫频信号，经过第i个倍频放大网络进行倍频和放大，得到第i个毫米波扫频信号：

其中，V_imil(t)表示第i个倍频放大网络输出的毫米波扫频信号；D_i表示信号幅度；l表示倍频系数，为整数。

本申请的一种典型的实施方式中，如图1所示，设计目标为实现扫频点数为100，扫频范围是32.016GHz～33.6GHz、扫频周期为10ms的多路同步频分复用毫米波扫频信号。则扫频带宽B＝1584MHz、步进频率f_step＝16MHz、扫频周期T_scan＝10ms、扫频子周期T_seed＝100us。

如图1所示，一种多路同步频分复用毫米波扫频信号产生装置，其特征在于所述装置由专用集成电路、数字信号处理器、N个数模转换器、N个低通滤波器、N个混频器、N个倍频放大网络、本振信号和高稳定性晶振组成，且N＝100；

专用集成电路包含数字矩阵存储模块和高速总线发送模块，并通过高速数字总线连接到数字信号处理器；

数字矩阵存储模块以2维数组的形式存储了100个频率的正弦波形数据，每个频率的数据点数是1000000，数字矩阵含有1×10⁸个数据；

高速总线发送模块符合JESD204B(一种高速数据传输协议)接口标准，以最高达12.5Gbps的传输速度将波形数据通过高速数据总线发送给数字信号处理器；

数字信号处理器包含高速总线接收模块和数模转换驱动模块，将处理后的波形数据分别发送给N个数模转换器；

高速总线接收模块符合JESD204B(一种高速数据传输协议)接口标准，以最高达12.5Gbps的速度接收来自专用集成电路的波形数据；

数模转换驱动模块驱动N个数模转换器工作，将N个频率的正弦波形数据发送给对应的数模转换器，并且每隔扫频子周期，即100us，对送往N个数模转换器的波形数据进行轮转；

N个数模转换器完成数字信号到模拟信号的转换，输出低频扫频信号给N个低通滤波器；

N个数模转换器的采样率f_s＝10Gsps；

N个低通滤波器对低频扫频信号进行低通滤波，去掉高频噪声成份，使模拟信号更加平滑，输出给N个混频器；

N个混频器完成低频扫频信号与本振信号的上变频混频，输出S波段扫频信号给N个倍频放大网络；

如图2所示，N个倍频放大网络，均由第一倍频器、第一带通滤波器、第二倍频器、第二带通滤波器、第三倍频器、第三带通滤波器和功率放大器依次连接组成，将S波段扫频信号倍频到毫米波波段，同时对信号功率进行放大；

第一倍频器的倍频系数为4，第二倍频器的倍频系数为2，第三倍频器的倍频系数为2；

本振信号产生S波段点频信号，信号频率f_LO＝2GHz，输出给N个混频器；

高稳定性晶振同时为专用集成电路和数字信号处理器提供工作时钟。

一种多路同步频分复用毫米波扫频信号产生装置，所述方法包括以下步骤：

第1步：数字矩阵的建立：

专用集成电路的数字矩阵存储模块存储数字矩阵；

数字矩阵是一个100*1000000的2维数组，每一行含有一个频点的正弦波形数据，数据均为16位，合计容量大小为200M字节；

数字矩阵第1行数据表示频率为f₁的正弦波形，第2行数据表示频率为f₂的正弦波形，依此类推，第i行数据表示频率为f_i的正弦波形，第100行数据表示频率为f₁₀₀的正弦波形数据，并且f₁＜f₂＜…＜f_i＜…＜f₁₀₀，其中，f₁＝1MHz、f₂＝2MHz......f₁₀₀＝100MHz；

数字矩阵的数学表达式为：

其中，A表示数字矩阵；a₁₁......a_ij......a_nm表示矩阵元素，且n＝100、m＝1000000；

第2步：多路低频扫频信号的同步与频分复用：

专用集成电路以数字矩阵的列为单位，通过高速数字总线将全部100行波形数据同步传输给数字信号处理器；

数字信号处理器再将波形数据传输给100个数模转换器，数模转换器完成数模转换，得到低频模拟信号；

同一时刻，100个数模转换器输出的100路信号严格同步，且频率不同，实现多路低频扫频信号的同步与频分复用。

第3步：多路低频扫频信号的轮转：

将扫频周期T_scan分为100份，每一份称为一个扫频子周期T_seed：

如图3所示，第1个扫频子周期内，第1、2、……、99、100个数模转换器获得的波形数据分别为数字矩阵的第1、2、……、99、100行元素，输出的低频模拟信号频率分别为f₁、f₂、……、f₉₉、f₁₀₀；

第2个扫频子周期内，第1、2、……、99、100个数模转换器获得的波形数据分别为数字矩阵的第2、3、……、100、1行元素，输出的低频模拟信号频率分别为f₂、f₃、……、f₁₀₀、f₁；

依此类推，第100个扫频子周期内，第1、2、……、99、100个数模转换器获得的波形数据分别为数字矩阵的第100、1、……、98、99行元素，输出的低频模拟信号频率分别为f₁₀₀、f₁、……、f₉₈、f₉₉；

图3中，n＝100，t₁＝100us、t₂＝200us、t₃＝300us、T＝10ms。

第4步：多路低频扫频信号的混频、倍频和放大：

第i个数模转换器输出的低频模拟信号可以表示为：

其中，V_i(t)表示第i个数模转换器输出的低频模拟信号；B_i表示信号幅度；f表示信号频率；t表示时间；k表示扫频周期数，且k＝0,1,2……；

第i个数模转换器输出的低频模拟信号经过第i个混频器与本振信号进行上变频混频，得到第i个S波段扫频信号：

其中，V_im(t)表示第i个混频器输出的S波段扫频信号；C_i表示信号幅度；

第i个混频器输出的S波段扫频信号，经过第i个倍频放大网络进行16倍频和放大，得到第i个毫米波扫频信号：

其中，V_imil(t)表示第i个倍频放大网络输出的毫米波扫频信号；D_i表示信号幅度。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

上述虽然结合附图对本实用新型的具体实施方式进行了描述，但并非对本实用新型保护范围的限制，所属领域技术人员应该明白，在本实用新型的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本实用新型的保护范围以内。

Claims (9)

1.一种多路同步频分复用毫米波扫频信号产生装置，其特征是：包括专用集成电路、数字信号处理器和多路同步频分复用通道，其中，所述专用集成电路将多个频率的正弦波形数据传输给数字信号处理器，所述数字信号处理器将接收的波形数据发送给对应的同步频分复用通道，并每隔一定的时间对接收的波形数据进行轮转；

所述多路同步频分复用通道中的每一路都包括依次连接的数模转换器、低通滤波器、混频器和倍频放大网络，分别对接收的波形数据进行数模转换、低通滤波、和本振信号的上变频混频以及混频信号的功率放大，以生成多路扫频信号。

2.如权利要求1所述的一种多路同步频分复用毫米波扫频信号产生装置，其特征是：所述专用集成电路包含数字矩阵存储模块和高速总线发送模块，并通过高速数字总线连接到数字信号处理器。

3.如权利要求1所述的一种多路同步频分复用毫米波扫频信号产生装置，其特征是：高速总线发送模块将波形数据通过高速数据总线发送给数字信号处理器。

4.如权利要求1所述的一种多路同步频分复用毫米波扫频信号产生装置，其特征是：所述数字信号处理器包含高速总线接收模块和数模转换驱动模块，将处理后的波形数据分别发送给各个数模转换器。

5.如权利要求4所述的一种多路同步频分复用毫米波扫频信号产生装置，其特征是：所述高速总线接收模块接收来自集成电路的波形数据；所述数模转换驱动模块驱动各个数模转换器工作，将各个频率的正弦波形数据发送给对应 的数模转换器，并且每隔一定的时间对送往各个数模转换器的波形数据进行轮转。

6.如权利要求1所述的一种多路同步频分复用毫米波扫频信号产生装置，其特征是：各个数模转换器完成数字信号到模拟信号的转换，输出低频扫频信号给对应的低通滤波器，低通滤波器对低频扫频信号进行低通滤波，去掉高频噪声成份，输出给对应的混频器；混频器完成低频扫频信号与本振信号的上变频混频，输出S波段扫频信号给对应的倍频放大网络。

7.如权利要求1所述的一种多路同步频分复用毫米波扫频信号产生装置，其特征是：所述倍频放大网络，均包括依次连接的第一倍频器、第一带通滤波器、第二倍频器、第二带通滤波器、第三倍频器、第三带通滤波器和功率放大器。

8.如权利要求1所述的一种多路同步频分复用毫米波扫频信号产生装置，其特征是：所述本振信号产生S波段点频信号，输出给各个混频器。

9.如权利要求1所述的一种多路同步频分复用毫米波扫频信号产生装置，其特征是：所述集成电路和数字信号处理器连接有一个高稳定性晶振，同时接收其提供的工作时钟。