CN206421257U - 一种抗噪声的带隙基准电路结构 - Google Patents
一种抗噪声的带隙基准电路结构 Download PDFInfo
- Publication number
- CN206421257U CN206421257U CN201621422104.2U CN201621422104U CN206421257U CN 206421257 U CN206421257 U CN 206421257U CN 201621422104 U CN201621422104 U CN 201621422104U CN 206421257 U CN206421257 U CN 206421257U
- Authority
- CN
- China
- Prior art keywords
- pmos
- voltage
- circuit
- reference voltage
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型公开了一种抗噪声的带隙基准电路结构，包括输入电压滤波电路、PTAT带隙基准电压产生电路和基准电压输出电路。所述滤波电路的输入端连接电源电压，所述滤波电路输出端输出滤波电压，所述滤波电路的输出端连接PTAT带隙基准电压产生电路的输入端，所述PTAT带隙基准电压产生电路的输出端连接基准电压输出电路，先通过滤波电路将电源电路的噪声波动去除，然后将滤波后的电压作为PTAT带隙基准的工作电压，使得在较高的电压噪声情况下仍有良好的基准电压输出，在基准电压产生电路中增加滤波电容，确保基准端电压的稳定，通过基准电压输出电路对基准电压的波动做进一步滤波处理，保证电源地出现噪声的情况下输出基准电压的稳定。
Description
技术领域
本实用新型涉及电路技术领域，尤其涉及一种抗噪声的带隙基准电路结构。
背景技术
PTAT:Proportional to Absolute Temperature。
目前，大部分高速SRAM芯片中均具有多个I/O端口，由于数据输出时，多个I/O端口不停地高速翻转，使得芯片内的电源地产生了极大的噪声，在具有内置LDO(low dropoutregulator，低压差线性稳压器)的芯片中，由于高噪声而引发的LDO电路中的基准模块输出电压值偏离了与其，并出现较大的文波，最终影响到内核电压的稳定，导致芯片性能下降或数据输出错误。
实用新型内容
为了解决上述技术问题，本实用新型的目的是提供一种：具有抗噪声能力强的带隙基准电路结构。
本实用新型所采用的技术方案是：一种抗噪声的带隙基准电路结构，包括输入电压滤波电路、PTAT带隙基准电压产生电路和基准电压输出电路，所述滤波电路的输入端连接电源电压，所述滤波电路输出端输出滤波电压，所述滤波电路的输出端连接PTAT带隙基准电压产生电路的输入端，所述PTAT带隙基准电压产生电路的输出端连接基准电压输出电路，所述PTAT带隙基准电压产生电路包括运算放大器、第二PMOS管、第三PMOS管、第五PMOS管、第六PMOS管、第一双极型晶体管、第二双极型晶体管、第一电阻、第二电阻、第三电阻和第三滤波电容，所述第二双极型晶体管由n个并列的双极型晶体管单元组成，所述第二PMOS管和第三PMOS管的源极和衬底均连接滤波电压，所述第二PMOS管和第三PMOS管的漏极分别连接第五PMOS管和第六PMOS管的源极，所述第二PMOS管和第三PMOS管的衬底分别与第五PMOS管和第六PMOS管的衬底连接，所述第五PMOS管和第六PMOS管的栅极连接偏置电压，所述第五PMOS管的漏极连接运算放大器的反相输入端，所述第六PMOS管的漏极连接运算放大器的正相输入端，所述运算放大器工作电压由滤波电压提供，所述运算放大器的输出端分别连接第二PMOS管和第三PMOS管的栅极，所述第五PMOS管的漏极还与第一双极型晶体管的发射极连接，所述第一双极型晶体管的基极和集电极均连接电源地，所述第三电阻的一端与第一双极型晶体管的发射极连接、另一端接地，所述第三滤波电容的一端与第一双极型晶体管的发射极连接、另一端接地，所述第六PMOS管的漏极还通过第一电阻连接到第二双极型晶体管的发射极，所述第二双极型晶体管的基极和集电极均连接电源地，所述第二电阻的一端连接第六PMOS管的漏极、另一端连接电源地；所述基准电压输出电路包括第四PMOS管、第七PMOS管、第六电阻和第四滤波电容，所述第四PMOS管由k个并列的PMOS管单元组成，所述第四PMOS管的源极和衬底均连接滤波电压，所述第四PMOS管的栅极连接所述运算放大器的输出端，所述第四PMOS管的漏极连接第七PMOS管的源极，所述第七PMOS管的衬底连接第四PMOS管的衬底，所述第七PMOS管的栅极连接偏置电压，所述第七PMOS管的漏极输出基准电压，所述第七PMOS管的漏极通过第六电阻连接电源地，所述第四滤波电容与第六电阻并联。
进一步地，所述第一双极型晶体管和第二双极型晶体管是PNP双极型晶体管。
进一步地，所述滤波电路包括第一PMOS管、第一NMOS管、第一滤波电容、第二滤波电容、第三电容、第四电阻和第五电阻，所述第一PMOS管的源极和衬底均连接电源电压，所述第一PMOS管的漏极连接第一滤波电容的一端，所述第一滤波电容的另一端连接第二滤波电容的一端，所述第二滤波电容的另一端接电源地，所述第一PMOS管的栅极连接第一NMOS管的漏极，所述第一NMOS管的源极和衬底均连接电源地，所述第一PMOS管的源极连接第一NMOS管的栅极，所述第一NMOS管的栅极通过第三电容接电源地，所述电源电压和电源地之间串联第四电阻和第五电阻，所述第四电阻和第五电阻之间的连接节点分别与第一PMOS管的栅极和第一NMOS管漏极之间的连接节点、第一滤波电容和第二滤波电容之间的连接节点连接，所述第一PMOS管的漏极作为滤波电路输出端。
本实用新型的有益效果是：一种抗噪声的带隙基准电路结构，先通过滤波电路将电源电路的噪声波动去除，然后将滤波后的电压作为PTAT带隙基准的工作电压，使得在较高的电压噪声情况下仍有良好的基准电压输出，在基准电压产生电路中增加滤波电容，确保基准端电压的稳定，通过基准电压输出电路对基准电压的波动做进一步滤波处理，保证电源地出现噪声的情况下输出基准电压的稳定。
附图说明
下面结合附图对本实用新型的具体实施方式作进一步说明：
图1是本实用新型一种抗噪声的带隙基准电路结构示意图；
图2是本实用新型滤波电路和PTAT带隙基准电压产生电路输出电压仿真示意图；
图3是本实用新型电路结构各部分电路电压输出仿真示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
图1是本实用新型一种抗噪声的带隙基准电路结构示意图，如图1所示，一种抗噪声的带隙基准电路结构，包括输入电压滤波电路1、PTAT带隙基准电压产生电路2和基准电压输出电路3，滤波电路1的输入端连接电源电压VDD，滤波电路1输出端输出滤波电压VDD1，滤波电路1的输出端连接PTAT带隙基准电压产生电路2的输入端，PTAT带隙基准电压产生电路2的输出端连接基准电压输出电路3。
滤波电路1包括第一PMOS管P1、第一NMOS管N1、第一滤波电容Cf1、第二滤波电容Cf2、第三电容R3、第四电阻R4和第五电阻R5，第一PMOS管P1的源极和衬底均连接电源电压VDD，第一PMOS管P1的漏极连接第一滤波电容Cf1的一端，第一滤波电容Cf1的另一端连接第二滤波电容Cf2的一端，第二滤波电容Cf2的另一端接电源地VSS，第一PMOS管P1的栅极连接第一NMOS管N1的漏极，第一NMOS管N1的源极和衬底均连接电源地VSS，第一PMOS管P1的源极连接第一NMOS管N1的栅极，第一NMOS管N1的栅极通过第三电容C3接电源地，电源电压VDD和电源地VSS之间串联第四电阻R4和第五电阻R5，第四电阻R4和第五电阻R5之间的连接节点分别与第一PMOS管P1的栅极和第一NMOS管N1漏极之间的连接节点、第一滤波电容Cf1和第二滤波电容Cf2之间的连接节点连接，第一PMOS管P1的漏极作为滤波电路输出端,输出滤波电压VDD1。
PTAT带隙基准电压产生电路2包括运算放大器OPA、第二PMOS管P2、第三PMOS管P3、第五PMOS管P5、第六PMOS管P6、第一双极型晶体管Q1、第二双极型晶体管Q2、第一电阻R1、第二电阻R2、第三电阻R3和第三滤波电容Cf3，其中，第一双极型晶体管Q1和第二双极型晶体管Q2是PNP双极型晶体管，第二双极型晶体管Q2由n个并列的双极型晶体管单元组成。第二PMOS管P2和第三PMOS管P3的源极和衬底均连接滤波电压VDD1，第二PMOS管P2和第三PMOS管P3的漏极分别连接第五PMOS管P5和第六PMOS管P6的源极，第二PMOS管P2和第三PMOS管P3的衬底分别与第五PMOS管P5和第六PMOS管P6的衬底连接，第五PMOS管P5和第六PMOS管P6的栅极连接偏置电压VBIAS，第五PMOS管P5的漏极连接运算放大器OPA的反相输入端，第六PMOS管P6的漏极连接运算放大器OPA的正相输入端，运算放大器OPA工作电压由滤波电压VDD1提供，运算放大器OPA的输出端分别连接第二PMOS管P2和第三PMOS管P3的栅极，第五PMOS管P5的漏极还与第一双极型晶体管Q1的发射极连接，第一双极型晶体管Q1的基极和集电极均连接电源地VSS，第三电阻R3的一端与第一双极型晶体管Q1的发射极连接、另一端接地，第三滤波电容Cf3的一端与第一双极型晶体管Q1的发射极连接、另一端接地，第六PMOS管P6的漏极还通过第一电阻R1连接到第二双极型晶体管Q2的发射极，第二双极型晶体管Q2的基极和集电极均连接电源地VSS，第二电阻R2的一端连接第六PMOS管P6的漏极、另一端连接电源地VSS。
基准电压输出电路3包括第四PMOS管P4、第七PMOS管P7、第六电阻R6和第四滤波电容Cf4，其中，第四PMOS管由k个并列的PMOS管单元组成，第四PMOS管P4的源极和衬底均连接滤波电压VDD1，第四PMOS管P4的栅极连接所述运算放大器OPA的输出端，第四PMOS管OPA的漏极连接第七PMOS管P7的源极，第七PMOS管P7的衬底连接第四PMOS管P4的衬底，第七PMOS管P7的栅极连接偏置电压VBIAS，第七PMOS管P7的漏极输出基准电压VBG，第七PMOS管P7的漏极通过第六电阻R6连接电源地VSS，第四滤波电容Cf4与第六电阻R6并联。
如图1所示，经过第三PMOS管P3电流：
当滤波电压VDD1达到正常工作电压后，V2＝Vbe，所以，
V2-V3＝Vbe-V3＝VT×ln(n) (2)公式(2)中，Vbe表示负温度系数，VT表示正温度系数，n表示第二双极型晶体管Q2个数与第一双极型晶体管Q1个数比值。
因此，
由此，带隙基准电压：
公式(4)中，Vbe表示负温度系数，VT表示正温度系数，n表示第二双极型晶体管Q2个数与第一双极型晶体管Q1个数比值，k表示第四PMOS管P4个数与第三PMOS管个数比值。
因此，选择合适的R1、R2、n的值，可得到不随温度变化的电VBG。
带有噪声的电源电压VDD经过滤波电路1中第一PMOS管至第一滤波电容Cf1和第二滤波电容Cf2，得到滤波电压VDD1，滤波电压VDD1作为PTAT带隙基准电压产生电路的工作电压，滤波电容与噪声遵循
因此，滤波电路1中，选择合适的滤波电容Cf1、Cf2，电源电压经过滤波后，滤波电压VDD1噪声幅值降低为电源电压VDD原始噪声的1/3左右。图2是本实用新型滤波电路和PTAT带隙基准电压产生电路输出电压仿真示意图，如图2所示，原始噪声幅值为3000mV的电源电压VDD，经过滤波电路1后，得到噪声幅值为860mV的滤波电压VDD1，噪声幅值降低为原来的28.7％，为后级的PTAT带隙基准电压产生电路2生成稳定的VBG做预降噪处理。
PTAT带隙基准电压产生电路2中的第三滤波电容Cf3为抗噪声器件，用于耦合Vbe与电源地VSS之间的噪声，使得Vbe与电源地VSS之间的噪声尽可能小，保证基准值Vbe在电源出现噪声的情况下保持稳定，PTAT带隙基准电压产生电路2输出稳定带隙电压。
芯片在实际工作中，其内核工作电压应该是V＝VBG-VSS，而不是VBG的绝对值，因此，在基准电压输出电路3中增加第四滤波电容Cf4，第四滤波电容Cf4用于耦合VBG与电源地VSS，使得VBG与电源地VSS之间的噪声尽可能小。图3是本实用新型电路结构各部分电路电压输出仿真示意图，如图3所示，电源电压VDD噪声为1500mV、电源地VSS噪声1500mV的情况下，即VDD-VSS噪声3000mV，稳定输出基准电压VBG＝1.25V，而带隙基准电压VBG-VSS也稳定输出。
一种抗噪声的带隙基准电路结构，先通过滤波电路将电源电路的噪声波动去除，然后将滤波后的电压作为PTAT带隙基准的工作电压，使得在较高的电压噪声情况下仍有良好的基准电压输出，在基准电压产生电路中增加滤波电容，确保基准端电压的稳定，通过基准电压输出电路对基准电压的波动做进一步滤波处理，保证电源地出现噪声的情况下输出基准电压的稳定。
以上是对本实用新型的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (3)
1.一种抗噪声的带隙基准电路结构，其特征在于，其包括输入电压滤波电路、PTAT带隙基准电压产生电路和基准电压输出电路，所述滤波电路的输入端连接电源电压，所述滤波电路输出端输出滤波电压，所述滤波电路的输出端连接PTAT带隙基准电压产生电路的输入端，所述PTAT带隙基准电压产生电路的输出端连接基准电压输出电路，所述PTAT带隙基准电压产生电路包括运算放大器、第二PMOS管、第三PMOS管、第五PMOS管、第六PMOS管、第一双极型晶体管、第二双极型晶体管、第一电阻、第二电阻、第三电阻和第三滤波电容，所述第二双极型晶体管由n个并列的双极型晶体管单元组成，所述第二PMOS管和第三PMOS管的源极和衬底均连接滤波电压，所述第二PMOS管和第三PMOS管的漏极分别连接第五PMOS管和第六PMOS管的源极，所述第二PMOS管和第三PMOS管的衬底分别与第五PMOS管和第六PMOS管的衬底连接，所述第五PMOS管和第六PMOS管的栅极连接偏置电压，所述第五PMOS管的漏极连接运算放大器的反相输入端，所述第六PMOS管的漏极连接运算放大器的正相输入端，所述运算放大器工作电压由滤波电压提供，所述运算放大器的输出端分别连接第二PMOS管和第三PMOS管的栅极，所述第五PMOS管的漏极还与第一双极型晶体管的发射极连接，所述第一双极型晶体管的基极和集电极均连接电源地，所述第三电阻的一端与第一双极型晶体管的发射极连接、另一端接地，所述第三滤波电容的一端与第一双极型晶体管的发射极连接、另一端接地，所述第六PMOS管的漏极还通过第一电阻连接到第二双极型晶体管的发射极，所述第二双极型晶体管的基极和集电极均连接电源地，所述第二电阻的一端连接第六PMOS管的漏极、另一端连接电源地；所述基准电压输出电路包括第四PMOS管、第七PMOS管、第六电阻和第四滤波电容，所述第四PMOS管由k个并列的PMOS管单元组成，所述第四PMOS管的源极和衬底均连接滤波电压，所述第四PMOS管的栅极连接所述运算放大器的输出端，所述第四PMOS管的漏极连接第七PMOS管的源极，所述第七PMOS管的衬底连接第四PMOS管的衬底，所述第七PMOS管的栅极连接偏置电压，所述第七PMOS管的漏极输出基准电压，所述第七PMOS管的漏极通过第六电阻连接电源地，所述第四滤波电容与第六电阻并联。
2.根据权利要求1所述的一种抗噪声的带隙基准电路结构，其特征在于，所述第一双极型晶体管和第二双极型晶体管是PNP双极型晶体管。
3.根据权利要求1所述的一种抗噪声的带隙基准电路结构，其特征在于，所述滤波电路包括第一PMOS管、第一NMOS管、第一滤波电容、第二滤波电容、第三电容、第四电阻和第五电阻，
所述第一PMOS管的源极和衬底均连接电源电压，所述第一PMOS管的漏极连接第一滤波电容的一端，所述第一滤波电容的另一端连接第二滤波电容的一端，所述第二滤波电容的另一端接电源地，所述第一PMOS管的栅极连接第一NMOS管的漏极，所述第一NMOS管的源极和衬底均连接电源地，所述第一PMOS管的源极连接第一NMOS管的栅极，所述第一NMOS管的栅极通过第三电容接电源地，所述电源电压和电源地之间串联第四电阻和第五电阻，所述第四电阻和第五电阻之间的连接节点分别与第一PMOS管的栅极和第一NMOS管漏极之间的连接节点、第一滤波电容和第二滤波电容之间的连接节点连接，所述第一PMOS管的漏极作为滤波电路输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621422104.2U CN206421257U (zh) | 2016-12-22 | 2016-12-22 | 一种抗噪声的带隙基准电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621422104.2U CN206421257U (zh) | 2016-12-22 | 2016-12-22 | 一种抗噪声的带隙基准电路结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206421257U true CN206421257U (zh) | 2017-08-18 |
Family
ID=59576561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621422104.2U Active CN206421257U (zh) | 2016-12-22 | 2016-12-22 | 一种抗噪声的带隙基准电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206421257U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107870648A (zh) * | 2017-11-16 | 2018-04-03 | 中国科学院微电子研究所 | 带隙基准电压产生装置 |
-
2016
- 2016-12-22 CN CN201621422104.2U patent/CN206421257U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107870648A (zh) * | 2017-11-16 | 2018-04-03 | 中国科学院微电子研究所 | 带隙基准电压产生装置 |
| CN107870648B (zh) * | 2017-11-16 | 2019-10-29 | 中国科学院微电子研究所 | 带隙基准电压产生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100430856C (zh) | 电压产生器、集成电路、和产生参考电压的方法 | |
| CN103558890B (zh) | 一种具有高增益高抑制比的带隙基准电压源 | |
| CN107479610B (zh) | 一种快速响应ldo电路 | |
| CN109947169A (zh) | 一种具有预稳压结构的高电源抑制比带隙基准电路 | |
| CN108803761A (zh) | 一种含有高阶温度补偿的ldo电路 | |
| CN108037791A (zh) | 一种无运放的带隙基准电路 | |
| CN105912064B (zh) | 一种高精度高电源抑制比的带隙基准源 | |
| WO2023097965A1 (zh) | 快速瞬态响应的低压差线性稳压器、芯片及电子设备 | |
| CN111162739B (zh) | 一种宽线性输入范围的跨导运算放大器 | |
| CN110007708A (zh) | 一种具有上拉电流和下拉电流能力的线性稳压器 | |
| CN203311292U (zh) | 一种多输出基准电压源 | |
| CN206421257U (zh) | 一种抗噪声的带隙基准电路结构 | |
| CN105320198B (zh) | 一种低功耗高psrr带隙基准源 | |
| CN110502056A (zh) | 一种阈值电压基准电路 | |
| CN206460352U (zh) | 一种带隙基准电路 | |
| CN103199852B (zh) | 一种用于功率因素校正芯片的模拟乘法器 | |
| CN107608440A (zh) | 一种带隙基准参考源电路 | |
| CN108693909A (zh) | 一种高电源抑制比的带隙基准电压电路 | |
| CN109687832A (zh) | 带有启动电路的全差分运算放大器 | |
| Ghosh et al. | High current efficiency fast transient gain-boosted single-stage bulk-driven OTA with enhanced input stage suitable for heavy capacitive loads | |
| Güney et al. | New floating inductance simulator employing a single ZC-VDTA and one grounded capacitor | |
| US5786729A (en) | Stable bias current circuit for operational amplifier | |
| CN112506259B (zh) | 一种具有低输出电阻的cmos参考电压缓冲器 | |
| CN113809998A (zh) | 一种折叠式共源共栅运算放大器及电子设备 | |
| CN113342117A (zh) | 利用反馈回路提高电源抑制比的带隙基准电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |