CN206258856U - 基于自适应波特率的单端口通信处理电路 - Google Patents
基于自适应波特率的单端口通信处理电路 Download PDFInfo
- Publication number
- CN206258856U CN206258856U CN201621006681.3U CN201621006681U CN206258856U CN 206258856 U CN206258856 U CN 206258856U CN 201621006681 U CN201621006681 U CN 201621006681U CN 206258856 U CN206258856 U CN 206258856U
- Authority
- CN
- China
- Prior art keywords
- baud rate
- port
- data
- dio
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Communication Control (AREA)
Abstract
本实用新型提供一种基于自适应波特率的单端口通信处理电路，只需要一个端口即可实现输入输出，并且在允许的通信速率范围内可以实现波特率自适应，解决在很多对端口受限的应用场合连接线过多引起的诸多问题和复杂性。该单端口通信处理电路采用一个分时复用的端口DIO，自端口DIO起依次连接有输入缓冲器A、波特率计算单元、译码处理单元、以及内部处理逻辑单元，在内部处理逻辑单元后分出一路通过输出可控门B接回所述端口DIO；内部处理逻辑单元根据译码结果执行相应的命令：若为读命令，则使能输出可控门B，数据通过输出可控门B从端口DIO输出；若为其他命令，则输出可控门B被配置为高阻态。
Description
技术领域
本实用新型属于电子电路设计领域，涉及一种通信机制的处理电路。
背景技术
通用的通信机制一般遵循某种总线标准协议，协议对通信方式、传输速率、数据格式、命令定义、端口阻抗等特性进行详细明确的规定，一般至少为输入、输出和时钟三个端口，在使用时限制约束较多，设计也相对比较复杂，灵活性较差。在一些通信数据量不多，要求灵活可配置的地方使用总线协议通信方式受到了很多限制，难以满足要求。
实用新型内容
本实用新型的目的是提供一种简单的自适应波特率的通信处理电路，只需要一个端口即可实现输入输出，并且在允许的通信速率范围内可以实现波特率自适应，解决在很多对端口受限的应用场合连接线过多引起的诸多问题和复杂性。
本实用新型的解决方案如下：
一种基于自适应波特率的单端口通信处理电路，采用一个分时复用的端口DIO，自端口DIO起依次连接有输入缓冲器A、波特率计算单元、译码处理单元、以及内部处理逻辑单元，在内部处理逻辑单元后分出一路通过输出可控门B接回所述端口DIO；
所述的输入缓冲器A接收来自端口DIO的数据，波特率计算单元记录数据 的周期数计算得出数据的波特率，译码处理单元基于数据的波特率对数据进行译码分析，内部处理逻辑单元根据译码结果执行相应的命令：若为读命令，则使能输出可控门B，数据通过输出可控门B从端口DIO输出；若为其他命令，则输出可控门B被配置为高阻态。
上述波特率计算单元的输出分为两路，一路接所述译码处理单元，另一路接波特率寄存器。
上述译码处理单元的输出分为两路，一路接所述内部处理逻辑单元，另一路接数据寄存器。
上述波特率计算单元内部的时钟信号频率大于数据速率2倍以上。
本实用新型具有以下技术效果：
1.本实用新型通过一个输入输出端口分时复用的方式进行数据通信，解决在很多对端口受限的应用场合，连接线过多引起的诸多问题和复杂性。
2.通信接口只需要一个端口可实现输入输出，并且在允许的通信速率范围内可以实现波特率自适应，在规定的通信范围内计算当前数据的周期并进行记录，适应的范围广，使用方便简洁。
附图说明
图1是本实用新型的电路示意图；
其中：该通信电路包括A输入缓冲器、B输出可控门、波特率计算单元、波特率寄存器、译码处理单元、数据寄存器以及内部处理逻辑。
具体实施方式
本实用新型的单端口通信处理电路主要包括自端口DIO起依次连接的输入缓冲器A、波特率计算单元、译码处理单元、以及内部处理逻辑单元，在内部 处理逻辑单元后分出一路通过输出可控门B接回端口DIO。根据接收的命令判断是否需要输出数据，从而在一个端口上实现了分时复用输入输出的机制。数据中的起始位可判断并计算得周期数，并记录该数据的波特率，进行记录并在后续的数据译码中使用该波特率。
下面结合附图和具体实施例，详述本实用新型。
步骤1根据缓冲器A接收的数据计算波特率。
具体为，首先缓冲器A接收数据，内部波特率计算单元利用内部的时钟信号(大于数据速率2倍以上)对接收到的数据进行过采样，记录输入数据的高电平数和低电平数。当高电平数和低电平数据一致时，记录该数与当前时钟时钟频率，判断数据的周期数；当高电平数和低电平数据不一致时，取平均值并与当前的时钟频率，得出数据的周期数，并将其记录在波特率寄存器中。
步骤2译码处理单元对数据进行译码分析。
具体为，译码处理单元对数据的起始位和终止位识别后，仅对实际的数据进行译码分析，将数据存入数据寄存器，并输入到内部逻辑处理单元。
步骤3内部处理逻辑根据当前命令执行相应的操作，并控制输出可控门B的输出使能端DIO_EN。
具体为，内部处理逻辑接收译码处理单元的数据，并对当前的数据进行判断，译码后根据数据确定当前的操作，若为读操作，将DIO_EN设置为高电平，则输出可控门打开，需要输出的数据从DIO_OUT(接至后级操作单元)通过输出可控门B发送出去；若为其他操作，进入相应的内部操作，DIO_EN设置为低电平，输出可控门禁止。输出可控门B输出在DIO_EN为低电平时必须为高阻态，不能对输入信号产生影响，并且具有足够的驱动能力。
Claims (4)
1.基于自适应波特率的单端口通信处理电路，其特征在于：采用一个分时复用的端口DIO，自端口DIO起依次连接有输入缓冲器A、波特率计算单元、译码处理单元、以及内部处理逻辑单元，在内部处理逻辑单元后分出一路通过输出可控门B接回所述端口DIO；
所述的输入缓冲器A接收来自端口DIO的数据，波特率计算单元记录数据的周期数计算得出数据的波特率，译码处理单元基于数据的波特率对数据进行译码分析，内部处理逻辑单元根据译码结果执行相应的命令：若为读命令，则使能输出可控门B，数据通过输出可控门B从端口DIO输出；若为其他命令，则输出可控门B被配置为高阻态。
2.根据权利要求1所述的基于自适应波特率的单端口通信处理电路，其特征在于：所述波特率计算单元的输出分为两路，一路接所述译码处理单元，另一路接波特率寄存器。
3.根据权利要求1所述的基于自适应波特率的单端口通信处理电路，其特征在于：所述译码处理单元的输出分为两路，一路接所述内部处理逻辑单元，另一路接数据寄存器。
4.根据权利要求1所述的基于自适应波特率的单端口通信处理电路，其特征在于：所述波特率计算单元内部的时钟信号频率大于数据速率2倍以上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621006681.3U CN206258856U (zh) | 2016-08-30 | 2016-08-30 | 基于自适应波特率的单端口通信处理电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621006681.3U CN206258856U (zh) | 2016-08-30 | 2016-08-30 | 基于自适应波特率的单端口通信处理电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206258856U true CN206258856U (zh) | 2017-06-16 |
Family
ID=59022273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621006681.3U Active CN206258856U (zh) | 2016-08-30 | 2016-08-30 | 基于自适应波特率的单端口通信处理电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206258856U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106326156A (zh) * | 2016-08-30 | 2017-01-11 | 西安翔腾微电子科技有限公司 | 基于自适应波特率的单端口通信处理电路和方法 |
-
2016
- 2016-08-30 CN CN201621006681.3U patent/CN206258856U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106326156A (zh) * | 2016-08-30 | 2017-01-11 | 西安翔腾微电子科技有限公司 | 基于自适应波特率的单端口通信处理电路和方法 |
| CN106326156B (zh) * | 2016-08-30 | 2024-04-05 | 西安翔腾微电子科技有限公司 | 基于自适应波特率的单端口通信处理电路和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101329663B (zh) | 一种实现片上系统管脚分时复用的装置及方法 | |
| TWI628545B (zh) | 計算裝置、通用序列匯流排埠以及操作通用序列匯流排的方法 | |
| CN102073611B (zh) | 一种i2c总线控制系统及方法 | |
| CN102752180A (zh) | Can总线网络节点的实现方法 | |
| CN110417780A (zh) | 定制化数据传输协议的多通道高速数据接口转化模块 | |
| CN105446699A (zh) | 数据帧队列管理方法 | |
| CN206258856U (zh) | 基于自适应波特率的单端口通信处理电路 | |
| CN107766241A (zh) | 一种服务器物理串口共享系统及串口共享方法 | |
| CN113946480A (zh) | 一种i2c总线的检测装置和方法 | |
| CN104144137B (zh) | 一种高速lvds串行同步通讯控制器 | |
| CN106326156B (zh) | 基于自适应波特率的单端口通信处理电路和方法 | |
| US8510485B2 (en) | Low power digital interface | |
| CN109522251A (zh) | 一种基于PXIe总线的高速同步串口卡及其工作方法 | |
| CN103488601B (zh) | 一种时钟延时、数据访问方法、系统及设备 | |
| CN104239255A (zh) | 一种用于Wiegand总线的数据通用转换器及方法 | |
| CN104050121A (zh) | 双收双发可编程arinc429通讯接口芯片 | |
| CN108268416B (zh) | 一种异步接口转同步接口控制电路 | |
| CN113010106B (zh) | 一种基于fpga的总线复用型flash读写系统 | |
| CN201378316Y (zh) | 通用输入/输出接口扩展电路和具有该电路的移动终端 | |
| CN104679693B (zh) | 一种1553b总线协议ip核的多接口模式实现方法 | |
| CN107870885A (zh) | 通信系统、装置及方法 | |
| CN108108564A (zh) | 一种提高系统启动速度的装置和方法 | |
| CN108270694A (zh) | 一种基于lvds的高速传输方法 | |
| CN112835834B (zh) | 数据传输系统 | |
| CN204143430U (zh) | 弹性先进先出存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant |