CN206040642U - 一种扇出型晶圆级封装件 - Google Patents

一种扇出型晶圆级封装件 Download PDF

Info

Publication number
CN206040642U
CN206040642U CN201620859975.4U CN201620859975U CN206040642U CN 206040642 U CN206040642 U CN 206040642U CN 201620859975 U CN201620859975 U CN 201620859975U CN 206040642 U CN206040642 U CN 206040642U
Authority
CN
China
Prior art keywords
bare chip
fan
carrier
type wafer
packaging part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620859975.4U
Other languages
English (en)
Inventor
蔡奇风
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201620859975.4U priority Critical patent/CN206040642U/zh
Application granted granted Critical
Publication of CN206040642U publication Critical patent/CN206040642U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供一种扇出型晶圆级封装件，裸芯片，所述裸芯片具有接触焊盘；载体，所述载体上设有沟槽，所述裸芯片卡持在所述沟槽中；成型复合物，覆盖所述裸芯片的背面并填充在所述沟槽中；再布线层，位于所述裸芯片的正面之上，与所述裸芯片的接触焊盘电连接；金属凸块，位于所述再布线层上，通过所述再布线层与所述裸芯片的接触焊盘电连接。本实用新型利用载体沟槽的卡位作用固定裸芯片，避免或减少了封装过程中裸芯片的位移，使封装件可以具有更窄的器件焊盘间隙和更高的输入输出数；并且可以提高产品良率和产量，减小再布线层的线宽和线距，缩小封装尺寸，降低成本。

Description

一种扇出型晶圆级封装件
技术领域
本实用新型涉及半导体封装技术领域，特别是涉及一种扇出型晶圆级封装件。
背景技术
由于智能手机等终端设备向轻薄短小化的发展越来越快，专门针对于小型化、薄膜化以及低成本化的晶圆级封装技术的重要性不断提高。扇出型晶圆级封装(FOWLP：Fan-out WLP)技术目前最适合高要求的移动/无线市场，并且对其它关注高性能和小尺寸的市场，也具有很强的吸引力。采用该技术，端子数更多的芯片即使不缩小间距也可以进行封装，即使芯片收缩也无需变更封装尺寸。因此，FOWLP可以实现封装尺寸的标准化，同时可以实现多个芯片，可以是不同品种芯片的混合封装，使其在功能实现方面吸引了更多关注。
在嵌入式的晶圆级封装制造工艺中，晶圆密封成型时裸芯片(Die)的位移是一个比较常见的问题。裸芯片的位移值范围通常在20～100μm，这会导致光刻对准的错位，电阻Rc性能变差，内部连接结构失效，并限制了器件的焊垫间距。
因此，如何提供一种扇出型晶圆级封装技术，以减少在封装过程中裸芯片的移位，成为本领域技术人员亟待解决的一个重要技术问题。
实用新型内容
鉴于以上所述现有技术，本实用新型的目的在于提供一种扇出型晶圆级封装件，用于解决现有技术中FOWLP封装成型时的裸芯片移位问题。
为实现上述目的及其他相关目的，本实用新型提供一种扇出型晶圆级封装件，包括：
裸芯片，所述裸芯片具有接触焊盘；
载体，所述载体上设有沟槽，所述裸芯片卡持在所述沟槽中；
成型复合物，覆盖所述裸芯片的背面并填充在所述沟槽中；
再布线层，位于所述裸芯片的正面之上，与所述裸芯片的接触焊盘电连接；
金属凸块，位于所述再布线层上，通过所述再布线层与所述裸芯片的接触焊盘电连接。
可选地，所述载体的材料为硅、氧化硅、金属、玻璃或陶瓷中的一种或多种。
可选地，所述载体为平板型。
可选地，所述成型复合物的材料为固化封装材料。
可选地，所述成型复合物的材料为环氧类树脂、液体型热固性环氧树脂或塑料成型化合物。
可选地，所述再布线层包括金属连线以及设于所述金属连线周围的介电层，所述金属连线通过通孔与所述裸芯片的接触焊盘电连接，并与所述金属凸块电连接。
进一步可选地，所述介电层覆盖所述裸芯片的正面并填满所述沟槽。
进一步可选地，所述介电层的材料为SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、聚酰亚胺(Polyimide，PI)、聚苯并噁唑(Polybenzoxazole，PBO)、苯并环丁烯(Benzocyclobutene，BCB)中的一种或多种。
进一步可选地，所述金属连线的材料包括Cu、Al、Ag、Au、Sn、Ni、Ti、Ta中的一种或多种。
可选地，所述再布线层覆盖所述裸芯片并在所述载体表面延伸。
可选地，所述扇出型封装件还包括凸块下金属层，所述凸块下金属层通过所述再布线层与所述裸芯片的接触焊盘电连接，所述金属凸块安装在所述凸块下金属层上。
可选地，所述金属凸块为焊锡球、铜球或锡铜合金球。
如上所述，本实用新型的扇出型晶圆级封装件，具有以下有益效果：
形成本实用新型的扇出型晶圆级封装件的方法通过在载体上开设沟槽，将裸芯片嵌入沟槽中，从而可以利用沟槽的卡位作用固定裸芯片在载体上的位置，避免或减少了封装过程中裸芯片的位移。由于解决了封装成型时的裸芯片的移位问题，利用本实用新型方法的封装件可以具有更窄的器件焊盘间距和更高的输入输出数(I/O counts)；并且可以提高后续光刻工艺的对准效率，从而可提高产品良率和产量；可以减小再布线层的线宽和线距(LW/LS)，进一步缩小封装尺寸，降低成本。
附图说明
图1显示为本实用新型提供的扇出型晶圆级封装件形成方法的示意图。
图2a-2h显示为本实用新型实施例提供的扇出型晶圆级封装件形成方法的工艺流程示意图，其中图2h显示为本实用新型实施例提供的扇出型晶圆级封装件的结构示意图。
图3显示为本实用新型实施例中开设了沟槽的载体正面结构示意图。
图4显示为本实用新型实施例中嵌入裸芯片的载体正面结构示意图。
元件标号说明
101 载体
201 裸芯片
2011 接触焊盘
202 保护层
301 成型复合物
400 再布线层
401 介电层
402 金属连线
501 金属凸块
502 凸块下金属
S1～S7 步骤
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，本实施例提供一种扇出型晶圆级封装件的形成方法，包括以下步骤：
S1提供一载体；
S2在所述载体正面开设沟槽；
S3提供具有接触焊盘的裸芯片，将所述裸芯片正面朝下放入所述沟槽中；
S4在裸芯片背面形成覆盖所述裸芯片的成型复合物；
S5研磨所述载体的背面，露出所述裸芯片的正面；
S6形成再布线层，使所述再布线层与所述裸芯片的接触焊盘电连接；
S7安装金属凸块，使所述金属凸块通过所述再布线层与所述裸芯片的接触焊盘电连接。
该封装方法通过在载体上开设沟槽，将裸芯片嵌入沟槽中，从而可以利用沟槽的卡位作用固定裸芯片在载体上的位置，避免或减少了封装过程中裸芯片的位移。
下面通过具体的实例来详细说明本实用新型的技术方案。
请参阅图2a-2h，本实施例提供一种扇出型晶圆级封装件的形成方法。
首先，提供一载体101，如图2a所示。所述载体101的材料可以选自硅、氧化硅、金属、玻璃或陶瓷中的一种或多种，或其他类似物，优选为硅。所述载体101可以为平板型。本实施例中所述载体101为具有一定厚度的硅基圆形平板。
如图2b所示，在所述载体101正面开设沟槽。开设沟槽的方法可以为激光钻孔、机械钻孔、深度反应离子刻蚀或其他适合的开槽方法。开设沟槽的宽度与需要封装的裸芯片的宽度或长度一致，使裸芯片能恰好卡持固定在所述沟槽中，即沟槽能限制裸芯片在其宽度或长度方向上的位置，使裸芯片在至少在一个方向上不能移位。所述沟槽的深度大于所述裸芯片的厚度。例如，所述沟槽深度可以为50～200μm。开设沟槽后的载体正面结构如图3所示，沟槽的数量可以是一条或多条，沟槽在载体101上的排布位置可以根据实际需要进行设计，本实用新型对此不作限制。
如图2c所示，提供具有接触焊盘2011的裸芯片201，将所述裸芯片201正面朝下放入所述沟槽中。裸芯片201即需要封装的芯片裸芯(Die)，可以是具有多个半导体器件和电路的IC芯片或分立半导体器件等。将所述裸芯片201正面朝下放入所述沟槽中时，所述裸芯片201完全嵌入所述沟槽中，在裸芯片201嵌入沟槽后沟槽内还有一定空间。嵌入裸芯片201后的载体正面结构如图4所示，裸芯片201的数量可以是一个或多个，裸芯片201在沟槽中排布的位置可以根据实际需要进行设计，本实用新型对此不作限制。
本实施例优选地，将所述裸芯片201正面朝下放入所述沟槽中时，在所述裸芯片201正面形成有保护层202。所述保护层202一方面可以保护裸芯片201的正面表面避免在嵌入过程中损坏或污染，另一方面保护层201可以帮助裸芯片201粘附在沟槽内，进一步避免裸芯片201的移位。所述保护层202可以为糊状或胶状，或为固态薄膜，或为紫外线释放胶带或热释放胶带。形成所述保护层202的方法可以为旋涂、印刷、化学气相沉积、层压或其他适合的方法。所述保护层202的厚度较薄，例如可以为5～10μm。
然后，如图2d所示，在裸芯片201背面形成覆盖所述裸芯片201的成型复合物301，将所述裸芯片201封装成型。本实施例中所述成型复合物301填充在所述沟槽中，覆盖所述裸芯片201的背面和侧面，使裸芯片201封装在载体101的沟槽内。优选地，成型复合物301可以将所述沟槽填满。形成所述成型复合物301的材料可以为固化封装材料，例如可以为环氧类树脂、液体型热固性环氧树脂、塑料成型化合物或类似物。形成所述成型复合物301的方法可以为压缩成型、传递模塑、液封成型、真空层压、旋涂或其他适合的方法。
接下来，研磨所述载体101的背面，使所述裸芯片201的正面露出。本实施例中所述裸芯片201的正面设有保护层202，研磨载体101的背面会露出覆盖所述裸芯片201的保护层202，如图2e所示。因此，还需要去除所述保护层202以露出所述裸芯片201的正面，如图2f所示。去除所述保护层202的方法可以为激光消融、剥离、干法或湿法刻蚀、化学剂溶解、紫外线释放、热释放或其他适合的方法。研磨所述载体101背面的方法可以包括机械研磨、化学抛光、刻蚀中的一种或多种的组合，或为其他适合的研磨方法。
如图2g所示，形成再布线层(RDL)400，使所述再布线层400与所述裸芯片201的接触焊盘2011电连接，以实现芯片焊盘的再分布。本实施例中，所述再布线层400覆盖所述裸芯片201并在所述载体101背面表面延伸。具体地，所述再布线层400可以包括金属连线402以及设于所述金属连线402周围的介电层401，所述金属连线402通过通孔与所述裸芯片201的接触焊盘2011电连接，并与后续安装的金属凸块电连接。本实施例中，优选地，在形成再布线层400时，所述介电层401覆盖所述裸芯片201的正面并填满所述沟槽，从而可以补满所述裸芯片201与载体101之间的厚度差距。
其中，所述金属连线402可以包括一层或者多层互连金属层，所述介电层401也可以包括一层或多层介电材料。优选地，当所述金属连线402包含多层互连金属层时，所述介电材料可以设置于所述多层互连金属层之间，从而可将每层互连金属层隔开。在所述多层互连金属层之间可以通过形成通孔的方式实现电连接。
具体地，所述介电层401的材料可以为SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、聚酰亚胺(Polyimide，PI)、聚苯并噁唑(Polybenzoxazole，PBO)、苯并环丁烯(Benzocyclobutene，BCB)中的一种或多种，或其他适合的绝缘材料。形成所述介电层401的方法可以为物理气相沉积、化学气相沉积、印刷、旋涂、喷涂、烧结、热氧化或其他适合的介质沉积工艺。所述金属连线402的材料可以包括Cu、Al、Ag、Au、Sn、Ni、Ti、Ta中的一种或多种，或其他适合的导电金属材料。例如，金属连线402可以为Cu线，制作Cu线的种子层可以为Ti/Cu层。形成所述金属连线402的方法可以包括电解镀、化学镀、丝网印刷中的一种或多种，或其他适合的金属沉积工艺。
最后，如图2h所示，安装金属凸块501，使所述金属凸块501通过所述再布线层400与所述裸芯片201的接触焊盘2011电连接。具体地，可以在所述再布线层400上形成凸块下金属层(UBM)502，所述凸块下金属层502通过所述再布线层400与所述裸芯片201的接触焊盘2011电连接，所述金属凸块501安装在所述凸块下金属层502上。具体地，所述金属凸块501的材料可以选自Al、Sn、Ni、Au、Ag、Pb、Bi、Cu中的一种或多种，例如，所述金属凸块501可以为焊锡球、铜球或锡铜合金球。所述金属凸块501的形成方法可以为电镀或植球。
请参阅图2h，本实施例还提供一种采用上述方法制备得到的封装件。该封装件，包括：裸芯片201，所述裸芯片201具有接触焊盘2011；载体101，所述载体101上设有沟槽，所述裸芯片201卡持在所述沟槽中；成型复合物301，覆盖所述裸芯片201的背面并填充在所述沟槽中；再布线层400，位于所述裸芯片201的正面之上，与所述裸芯片201的接触焊盘2011电连接；金属凸块501，位于所述再布线层400上，通过所述再布线层400与所述裸芯片201的接触焊盘电2011连接。
具体地，所述载体101的材料可以为硅、氧化硅、金属、玻璃或陶瓷中的一种或多种，或其他类似物，本实施例优选为硅。所述载体101可以为平板型。如圆形平板。所述裸芯片201可以是具有多个半导体器件和电路的IC芯片或分立半导体器件等。
具体地，所述成型复合物301的材料可以为固化封装材料，例如可以为环氧类树脂、液体型热固性环氧树脂、塑料成型化合物或类似物。
具体地，所述再布线层400可以包括金属连线402以及设于所述金属连线402周围的介电层401，所述金属连线402通过通孔与所述裸芯片201的接触焊盘2011电连接，并与所述金属凸块501电连接。其中，所述介电层401覆盖所述裸芯片201的正面并填满所述沟槽，从而可以补满所述裸芯片201与载体101之间的厚度差距。作为本实用新型的优选方案，所述再布线层400覆盖所述裸芯片201并在所述载体101表面延伸。
优选地，所述金属连线402可以包括一层或者多层互连金属层，所述介电层401也可以包括一层或多层介电材料。其中，当所述金属连线402包含多层互连金属层时，所述介电材料可以设置于所述多层互连金属层之间，从而可将每层互连金属层隔开。在所述多层互连金属层之间可以通过形成通孔的方式实现电连接。
具体地，所述介电层401的材料可以为SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、聚酰亚胺(Polyimide，PI)、聚苯并噁唑(Polybenzoxazole，PBO)、苯并环丁烯(Benzocyclobutene，BCB)中的一种或多种，或其他适合的绝缘材料。所述金属连线402的材料可以包括Cu、Al、Ag、Au、Sn、Ni、Ti、Ta中的一种或多种，或其他适合的导电金属材料。例如，金属连线402可以为Cu线，制作Cu线的种子层可以为Ti/Cu层。
具体地，所述扇出型封装件还可以包括凸块下金属层502，所述凸块下金属层502通过所述再布线层400与所述裸芯片201的接触焊盘2011电连接，所述金属凸块501安装在所述凸块下金属层502上。
具体地，所述金属凸块501的材料可以为Al、Sn、Ni、Au、Ag、Pb、Bi、Cu中的一种或多种，例如，所述金属凸块501可以为焊锡球、铜球或锡铜合金球。
综上所述，本实用新型的扇出型晶圆级封装件的形成方法通过在载体上开设沟槽，将裸芯片嵌入沟槽中，从而可以利用沟槽的卡位作用固定裸芯片在载体上的位置，避免或减少了封装过程中裸芯片的位移。由于解决了封装成型时的裸芯片的移位问题，本实用新型的封装件可以具有更窄的器件焊盘间距和更高的输入输出数(I/O counts)。采用本实用新型的技术方案可以提高后续光刻工艺的对准效率，从而可提高产品良率和产量，可以减小再布线层的线宽和线距(LW/LS)，进一步缩小封装尺寸，降低了成本。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (9)

1.一种扇出型晶圆级封装件，其特征在于，包括：
裸芯片，所述裸芯片具有接触焊盘；
载体，所述载体上设有沟槽，所述裸芯片卡持在所述沟槽中；
成型复合物，覆盖所述裸芯片的背面并填充在所述沟槽中；
再布线层，位于所述裸芯片的正面之上，与所述裸芯片的接触焊盘电连接；
金属凸块，位于所述再布线层上，通过所述再布线层与所述裸芯片的接触焊盘电连接。
2.根据权利要求1所述的扇出型晶圆级封装件，其特征在于：所述载体为平板型。
3.根据权利要求1所述的扇出型晶圆级封装件，其特征在于：所述成型复合物的材料为固化封装材料。
4.根据权利要求1所述的扇出型晶圆级封装件，其特征在于：所述成型复合物的材料为环氧类树脂、液体型热固性环氧树脂或塑料成型化合物。
5.根据权利要求1所述的扇出型晶圆级封装件，其特征在于：所述再布线层包括金属连线以及设于所述金属连线周围的介电层，所述金属连线通过通孔与所述裸芯片的接触焊盘电连接，并与所述金属凸块电连接。
6.根据权利要求5所述的扇出型晶圆级封装件，其特征在于：所述介电层覆盖所述裸芯片的正面并填满所述沟槽。
7.根据权利要求5所述的扇出型晶圆级封装件，其特征在于：所述再布线层覆盖所述裸芯片并在所述载体背面表面延伸。
8.根据权利要求1所述的扇出型晶圆级封装件，其特征在于：在所述再布线层上形成凸块下金属层，所述凸块下金属层通过所述再布线层与所述裸芯片的接触焊盘电连接，所述金属凸块安装在所述凸块下金属层上。
9.根据权利要求1所述的扇出型晶圆级封装件，其特征在于：所述金属凸块为焊锡球、铜球或锡铜合金球。
CN201620859975.4U 2016-08-09 2016-08-09 一种扇出型晶圆级封装件 Active CN206040642U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201620859975.4U CN206040642U (zh) 2016-08-09 2016-08-09 一种扇出型晶圆级封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620859975.4U CN206040642U (zh) 2016-08-09 2016-08-09 一种扇出型晶圆级封装件

Publications (1)

Publication Number Publication Date
CN206040642U true CN206040642U (zh) 2017-03-22

Family

ID=58308508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620859975.4U Active CN206040642U (zh) 2016-08-09 2016-08-09 一种扇出型晶圆级封装件

Country Status (1)

Country Link
CN (1) CN206040642U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098630A (zh) * 2016-08-09 2016-11-09 中芯长电半导体（江阴）有限公司 一种扇出型晶圆级封装方法及封装件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098630A (zh) * 2016-08-09 2016-11-09 中芯长电半导体（江阴）有限公司 一种扇出型晶圆级封装方法及封装件

Similar Documents

Publication Publication Date Title
US10867897B2 (en) PoP device
CN103681613B (zh) 具有离散块的半导体器件
CN111883481B (zh) 3d封装件结构及其形成方法
CN102194740B (zh) 半导体器件及其形成方法
CN103383923B (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb)
CN103515314B (zh) 集成电路封装及其形成方法
CN103515252B (zh) 形成嵌入式sop扇出型封装的半导体器件和方法
CN105140213B (zh) 一种芯片封装结构及封装方法
CN101740415B (zh) 集成电路结构及其形成方法
CN105374693A (zh) 半导体封装件及其形成方法
CN107180814A (zh) 电子装置
WO2017041519A1 (zh) 一种芯片封装方法
US9287203B2 (en) Package-on-package structure and method of forming same
CN108987380A (zh) 半导体封装件中的导电通孔及其形成方法
CN106684033A (zh) 形成连接件衬垫结构、互连结构的方法及其结构
CN105789062A (zh) 封装件结构及其形成方法
CN106098630A (zh) 一种扇出型晶圆级封装方法及封装件
CN103165477A (zh) 形成垂直互连结构的方法和半导体器件
CN102543772A (zh) 结合晶片级不同尺寸半导体管芯的方法和半导体器件
CN110098147A (zh) 半导体器件和形成具有垂直互连单元的低轮廓扇出式封装的方法
CN103295925A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
US20130260510A1 (en) 3-D Integrated Circuits and Methods of Forming Thereof
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN106856175A (zh) 制造半导体封装的方法以及使用其制造的半导体封装
CN206040641U (zh) 半导体装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.

CP03 Change of name, title or address