CN205986119U - 可编程电池保护系统和电池保护集成电路 - Google Patents
可编程电池保护系统和电池保护集成电路 Download PDFInfo
- Publication number
- CN205986119U CN205986119U CN201620792973.8U CN201620792973U CN205986119U CN 205986119 U CN205986119 U CN 205986119U CN 201620792973 U CN201620792973 U CN 201620792973U CN 205986119 U CN205986119 U CN 205986119U
- Authority
- CN
- China
- Prior art keywords
- fet
- battery
- fuse
- array
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/00304—Overcurrent protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
Abstract
本公开涉及可编程电池保护系统和电池保护集成电路。要解决的一个技术问题是提供改进的可编程电池保护系统和电池保护集成电路。可编程电池保护系统包括:电池;仅两个场效应晶体管FET,其中FET中的至少一个被构造来在电池的充电期间使用,即,充电FET,并且FET中的至少一个被构造来在所述电池的放电期间使用,即,放电FET;与充电FET并与放电FET耦接的电池保护集成电路IC,其中电池保护IC包括:熔断器的阵列;多个锁存器;多个金属氧化物半导体场效应晶体管MOSFET;串联耦接的多个电阻器,所述多个电阻器中的每一个与所述多个MOSFET中的每一个并联耦接;比较器。通过本实用新型,可以获得改进的可编程电池保护系统和电池保护集成电路。
Description
技术领域
本申请的各方面总体涉及电池系统,诸如用于便携式电子装置的电池组。
背景技术
电池系统已经被设计来允许电子装置独立于主电源的电力而操作。通常,这些电池系统采取电池组的形式,电池组包括用于电池的控制电路系统并包括将电池组电耦接到电子装置的一组引线。可以在Masanori Kobayashi于2007年2月7日提交并于2008年8月21日公开的题目为“Semiconductor Integrated Circuit”的日本专利申请公开No.P2008-192959A;Masatoshi Sugimoto于2007年11月22日提交并于2009年6月11日公开的题目为“Over-Current Protecting Circuit and Battery Pack”的日本专利申请公开No.P2009-131020A;以及Yamaguchi等人于2008年5月19日提交并于2009年12月3日公开的题目为“Voltage Setting Circuit,Method for Setting Voltage,Secondary BatteryProtecting Circuit,and Semiconductor Integrated Circuit Device”的日本专利申请公开No.P2009-283507A中发现常规系统和装置的示例;这些专利公开中的每一个的公开通过引用将其整体并入此处。
实用新型内容
本实用新型要解决的一个技术问题是提供改进的可编程电池保护系统和电池保护集成电路。
根据本实用新型的一个方面,提供了可编程电池保护系统,所述可编程电池保护系统包括:电池;与所述电池耦接的仅两个场效应晶体管(FET),其中所述FET中的至少一个被构造来在所述电池的充电期间使用,即,为充电FET,并且所述FET中的至少一个被构造来在所述电池的放电期间使用,即,为放电FET;与所述充电FET并与所述放电FET耦接的电池保护集成电路(IC),其中电池保护IC包括:熔断器的阵列;与所述熔断器的阵列耦接的多个锁存器;与所述多个锁存器耦接的多个金属氧化物半导体场效应晶体管(MOSFET);串联耦接的多个电阻器,所述多个电阻器中的每一个与所述多个MOSFET中的每一个并联耦接;以及与所述多个电阻器并与电池控制电路耦接的比较器;其中通过来自所述电池控制电路的熔断器修整信号设置所述熔断器的阵列中的任何一个断开或者闭合;其中所述熔断器修整信号是所述充电FET和所述放电FET两者、所述充电FET、所述放电FET中的一个的导通电阻的函数;以及其中由所述多个电阻器在操作期间供应给所述比较器的电压是放电过电流阈值电压、充电过电流阈值电压和短路电流阈值电压中的一个。
在一个实施例中,所述电池保护IC物理地包括在与所述充电FET和所述放电FET相同的半导体封装中。
在一个实施例中,所述充电FET和所述放电FET包括在相同的半导体芯片上。
在一个实施例中,所述系统包括以下中的一个:所述多个MOSFET是p沟道MOSFET;所述多个锁存器是门控D锁存器;所述熔断器的阵列是包括多晶硅的多晶熔断器(polyfuse);所述熔断器的阵列是可编程只读存储器(PROM);以及所述熔断器的阵列是一次性可编程(OTP)存储器。
根据本实用新型的另一方面,提供了一种电池保护集成电路(IC),所述电池保护集成电路(IC)包括:熔断器的阵列;与所述熔断器的阵列耦接的多个锁存器;与所述多个锁存器耦接的多个金属氧化物半导体场效应晶体管(MOSFET);串联耦接的多个电阻器,所述多个电阻器中的每一个与所述多个MOSFET中的每一个并联耦接;以及与所述多个电阻器并与电池控制电路耦接的比较器;其中通过来自所述电池控制电路的熔断器修整信号设置所述熔断器的阵列中的任何一个断开或者闭合;其中由所述多个电阻器在操作期间供应给所述比较器的电压是放电过电流阈值电压、充电过电流阈值电压和短路电流阈值电压中的一个;以及其中所述电池控制电路被构造为与电池和仅两个场效应晶体管(FET)耦接。
在一个实施例中,所述仅两个FET还包括其中所述FET中的至少一个被构造来在电池的充电期间使用,即,为充电FET,并且所述FET中的至少一个被构造来在所述电池的放电期间使用,即,为放电FET。
在一个实施例中,所述电池保护IC物理地包括在与所述充电FET和所述放电FET相同的半导体封装中。
在一个实施例中,所述充电FET和所述放电FET包括在相同的半导体芯片上。
在一个实施例中,所述IC包括以下中的一个:所述多个MOSFET是p沟道MOSFET;所述多个锁存器是门控D锁存器;所述熔断器的阵列是包括多晶硅的多晶熔断器;所述熔断器的阵列是可编程只读存储器(PROM);以及所述熔断器的阵列是一次性可编程(OTP)存储器。
本实用新型的一个有益效果是提供了改进的可编程电池保护系统和电池保护集成电路。
从具体实施方式和附图以及权利要求,以上和其它方面、特征和优势对本领域技术人员将变得明显。
附图说明
以下将连同附图描述各实施方式,其中相同附图标记表示相同元素,并且:
图1是电池保护集成电路(IC)的透视图;
图2是用于将修整数据输入到熔断器的阵列的测试信号的图示;
图3是包括在电池保护IC中的电池保护电路并包括内部和外部场效应晶体管(FET)的电路和框图;
图4是连接到负载并连接到充电器的电池和电池组的电路和框图。
具体实施方式
本公开、其各方面以及实施方式不限于本文公开的具体部件、组装流程或方法元素。与预期的可编程电池保护系统一致的领域中已知的多种附加的部件、组装流程和/或方法元素显然可以与来自本公开的特定实施方式一起使用。因此,例如尽管公开了特定实施方式,这种实施方式和实现部件可以包括与预期的操作和方法一致的这种可编程电池保护系统和实施部件以及方法的领域已知的任何形状、尺寸、类型、式样、模型、版本、测量、浓度、材料、质量、方法元素、步骤等。
参考图3,例示了用于供可编程电池保护系统使用的电池控制电路2的实施方式。如例示的,电池控制电路2包括与多个锁存器6耦接并且与多个p沟道金属氧化物半导体场效应晶体管(MOSFET)8耦接的熔断器的阵列4。多个p沟道MOSFET各自单独地与串联耦接在一起的多个电阻器中的相应电阻器10并联接线。多个电阻器的输出由比较器12、14、16接收并且是供应到比较器的阈值(参考)电压。
在操作期间,诸如约1.2V的带隙电压或来自电池的整个电源电压的电压被馈送到多个电阻器10中。基于相应的MOSFET 8是断开还是闭合,电流流过MOSFET 8。当电流流过MOSFET 8时,考虑MOSFET 8的上升和/或下降电压特性,这确定了多个电阻器10的最终总计电阻。根据欧姆定律,该总计电阻接着确定输出到比较器12、14、16的最终电压,该最终电压由比较器用作阈值(参考)电压。特定p沟道MOSFET 8是断开还是闭合取决于是否由多个锁存器中的锁存器6将正栅极电压施加到栅极。通过耦接到每个锁存器的特定熔断器4是断开还是闭合,确定每个锁存器6是否具有存储的电压信号。以这种方式,由于通过设计,锁存器6能够将电压信号保持在MOSFET的栅极上,在各个实施方式中,熔断器4的状态(断开/闭合)仅需要被读取一次进入锁存器。在各种实施方式中,来自耦接到电池控制电路18的振荡器或时钟20的信号可以用于保持从熔断器阵列4读取的多个锁存器6中的每一个的状态。
通过图3例示的电路的结构,熔断器的阵列4的集体状态(collective state)可以用于对多个电阻器10的总计电阻值并且相应地对施加到比较器12、14、16的阈值电压进行编码。由于每个熔断器4仅具有两个状态(断开/闭合),熔断器的阵列可以用于编码二进制值。在各种实施方式中,存储于熔断器阵列4中的该二进制值可以最初以修整信号(熔断器修整信号)的形式以串行形式发送到熔断器阵列,并且附加的电路系统可以用于对数据反串行化并将它分配到供修整过程使用的适当熔断器中。这样做,一旦熔断器被修整信号进行修整,比较器所需的阈值电压可以有效地编码到熔断器的阵列中。修整信号从耦接到熔断器阵列4的电池控制电路18发送到熔断器的阵列。
可以是各种各样的电路实施方式和电路部件实施方式。在图3例示的实施方式中,多个锁存器都是门控D锁存器。然而,在其它实施方式中,可以使用其它锁存器类型,通过非限制的示例包括Earle锁存器、D触发器、JK触发器、门控SR锁存器以及能够将电压保持在MOSFET的栅极上的任何其它锁存器类型(包括边缘触发的锁存器)。虽然例示了p沟道MOSFET,但在各种实施方式中,可以使用n沟道或其它MOSFET类型。虽然多个电阻器都例示为与比较器的输出串联布置,但在其它实施方式中,电阻器中的一个或多个可以与比较器的输出并联布置,产生分压器电路。熔断器的阵列可以采取数种形式。在特定实施方式中,每个熔断器可以是包括多晶硅的多晶熔断器。在各种实施方式中,Yamaguchi等人的日本专利申请公开No.P2009-283507A(之前通过引用并入本文)中公开的任何熔断器实施方式可以用于各种实施方式中。在各种实施方式中,可以使用任意数量的阵列中的两个或更多个熔断器。熔断器的阵列可以形成可编程只读存储器(PROM)。在各种实施方式中,熔断器的阵列可以形成一次性可编程(OTP)存储器。
比较器12、14、16是检测器电路或是检测器电路的一部分,所述检测器电路用于检测耦接到电池保护系统的电池的操作状况。在各种实施方式中,要检测的操作状况是不希望的状况,诸如电池放电过电流状况、电池充电过电流状况或电池短路状况。这些状况中的一些可能损害电池或产生安全风险,特别是电池使用锂离子技术的情况中。在各种实施方式中,施加到比较器12、14、16的电压被设计为允许检测器电路检测这些状况中的一个、所有或任意一个。在特定实施方式中,分开的检测器电路可以用于检测这些状况中的每一个并且向电池控制电路发送检测信号,电池控制电路能够分开/打断电池与负载或充电器(取决于布置系统的方式)之间的连接以防止对电池、负载、充电器或所有这些的损害。
在各种实施方式中,可以向各种检测器电路中的比较器12、14、16中的所有比较器施加相同的阈值电压值。在这种实施方式中,由于由锁存器、MOSFET和电阻器产生的阈值电压信号可以提供给每个检测器电路中的每个比较器,所以仅需要一个熔断器的阵列。然而,在其它实施方式中,检测器中的一个或多个可能需要与其它的不同的阈值电压。在这种实施方式中,可以使用多于一个熔断器的阵列。在其它实施方式中,可以仍然使用单个熔断器的阵列,但是两组或更多组的锁存器以及两个相应组或更多个相应组的电阻器可以通过将熔断器的阵列的不同部分的状态读出到每组锁存器中,来用来产生两个或更多个阈值电压。
在各种实施方式中,阈值电压的值可以是电池保护集成电路2中的部件中的一个或多个的强函数。在图3例示的实施方式中,充电场效应晶体管(FET)22和放电FET 24的操作特性(诸如充电FET和放电FET之一或两者的导通电阻)是可以用于计算与存在从电池牵引或输入到电池的放电过电流、充电过电流或短路电流相对应的适当阈值电压的参数。在图3例示的系统中,充电和放电FET 22、24控制电流流入和流出电池自身,由此监测这些装置的输入/输出行为允许电池保护IC 2来确保不存在不希望的状况。在特定实施方式中,在电池组的充电和放电期间,充电FET和放电FET 22、24两者都被激活。在这种实施方式中,在充电或放电期间只要充电FET 22被激活或只要放电FET 24被激活,就存在不正常状况并且会需要由检测电路来检测该不正常状况。然而,在其它实施方式中,在充电期间仅充电FET22可以被激活,并且在放电期间放电FET 24可以被激活。
如果已知电池保护IC 2中的实际物理充电FET 22和FET 24的特定导通电阻,则使用各种关系(诸如电阻率模型或欧姆定律)给定电池的特定过放电/欠放电/短路电流规格,可以计算(一个或多个)阈值电压。一旦已经计算了这些阈值电压,则可以用关于可用电源电流和多个MOSFET的任意相关操作特性的信息计算对多个电阻器产生该电压所需的总计电阻。例如,如果放电过电流是5A,并且放电和充电FET两者的导通电阻是10毫欧,则使用欧姆定律,放电过电流阈值电压将是50毫伏。类似地,对于5A的相同放电电流,放电和充电FET两者的导通电阻为12毫欧和14毫欧,则导致放电过电流阈值电压分别为60毫伏和70毫伏。
使用充电过电流、放电过电流、短路电流以及充电FET/放电FET或者充电FET和放电FET两者的导通电阻的已知值,可以计算充电过电流阈值电压、放电过电流阈值电压以及短路阈值电压的值。附加的比较器16和14分别接收这些阈值电压并且将检测信号馈送到电池保护电路18。如前讨论的,如果这些阈值电压彼此不同,则可以使用附加的熔断器阵列和电阻器组(或多组锁存器/MOSFET/电阻器与单个熔断器阵列)。
参考图4,在使用期间,电池保护IC 2并入到便携式电子装置系统28的电池组26中。如例示的,系统28可以在各种时间包括负载30和充电器32。取决于负载30的特性,充电器32可以与负载30同时使用,或者负载30和充电器32可以互斥地与电池组26一起使用。放电FET 24和充电FET 22用于向负载30供应电压和电流并且用于接收来自充电器32的电压和电流。常规电池组系统具有由其自身安装到电路板的放电FET 24和充电FET 22,电路板包括在与(一个或多个)电池单元自身接触的板的背侧上的接触件,以及在设计为与负载/充电器接触的板的前侧上的接触件。在本文公开的电池保护IC的特定实施方式中,放电FET24和充电FET 22可以包括在相同的半导体封装中并且安装在电池组28的板上的一个位置处。
参考图1,例示了电池保护封装34的实施方式。如例示的,封装34的模制化合物示出在透视图中以使得可以看到封装34的内部结构。如例示的,电池保护IC 36、充电FET 40和放电FET 38都包括在相同的封装34中。虽然电池保护IC 36和FET 38、40具有电隔离的引线框,但是两个芯片在封装34内导线接合在一起以允许电池保护IC36仍然控制FET 38、40的操作。与电池保护IC 36电耦接的各种引脚/引线可以包括在封装34中,这些引脚/引线包括电流感测和测试引脚42以及测试(测试的)引脚44。这些引脚与电池组系统的板相互作用。还可以观察到,充电FET 40和放电FET 38在相同的芯片上,并且一起制造在相同的晶片上。因此,它们的导通电阻可以在值上非常接近于彼此。
虽然图1例示了电池保护IC 36与充电和放电FET 40、38包括在相同的封装中,但是在各种实施方式中它们也可以包括在不同的封装中。
常规地,电池组中使用的充电和放电FET的导通电阻被假定为恰好在设计规格。已发现,当施加3.7V的电源电压并且装置的温度是25℃时,实际装置的导通电阻的值的实际范围在9.6毫欧到15.6毫欧的范围中。如果已经仅使用设计规格导通电阻计算了阈值电压,范围的中点的约+/-25%的这一变化影响常规检测电路系统检测过电流或短路状况的能力。当放电电流阈值电压、充电电流阈值电压以及短路电流阈值电压是恒定电压值时,这个问题变得尤为严重。
像本文公开的那些电池保护IC的实施方式可以利用为可编程电池保护系统提供阈值(参考)电压的方法的实施方式。方法的实施方式包括在测试信号的应用期间,测量充电FET和/或放电FET和/或充电FET和放电FET两者的导通电阻,并且使用导通电阻、使用电池保护电路计算阈值电压。计算阈值电压的处理可以是本申请中公开的那些中的任意一个并且阈值电压可以是本文公开的任意一个。利用计算的阈值电压值,电池保护电路生成熔断器修整信号并且向熔断器的阵列发送熔断器修整信号。参考图2,例示了测试信号(TST)和另一个测试信号(CS)的图示。如图2中示出的,在已经测量了FET的导通电阻之后,测试信号(TST、CS)用于将修整信号转换到熔断器阵列。然后熔断器修整信号用于使与接收的修整信号中的数据相对应的那些熔断器断开和保持闭合。这些断开以及闭合的熔断器然后如上所述的改变(一个或多个)比较器(一个或多个)阈值电压。CS信号用作测试信号的启用信号。TST信号包含用于修整熔断器的串行化的数据。CS引脚也用在各种实施方式中用于电流感测信号检测,而在实施方式中,在完成熔断器修整之后的封装的操作期间,TST引脚不再使用。
在各种实施方式中,使用由振荡器提供的时钟信号,然后锁存器从每个熔断器读取状态(断开/闭合)并且因此改变它们的状态或者保持闭合。然后向多个MOSFET的栅极施加作为锁存器的状态的函数的电压。然后通过各个MOSFET的断开/闭合来建立多个电阻器的最终总计电阻。然后总计电阻用于将生成的阈值电压供应给包括在检测器(检测器电路)中并如本文所述的使用的比较器。在检测器检测与阈值电压的偏离的事件中,检测信号被发送到电池保护电路,根据保护电池的需要,电池保护电路采取动作来分开电池和负载和/或充电器之间的连接。
各种方法实施方式通过测试过程期间测量充电和放电FET的实际导通电阻,允许在电池组被组装以及准备好运输时计算阈值电压。由于在最终组装之后做这些,可以计算每个FET的最精确的阈值电压。在测试期间生成的该阈值电压基于经封装的值和经最终建立的值,并且允许电池保护IC最精确地检测何时存在问题状况。
如本文公开的,在电池组的测试期间,编程或修整熔断器的阵列的方法仅发生一次。由于熔断器阵列是单次写入阵列(在被断开后,熔断器不能物理地重新闭合),在熔断器的阵列已经接收修整信号后,不能重新编程或重修整它们。
可以在以下表1中找出使用FET的导通电阻来控制电池组性能的常规方法和系统与本公开的系统和方法的比较的结果:
表1
通过检察,很明显像本文公开的可编程电池保护系统的实施方式可以提供更好数倍的检测和性能,可以将电池组操作保持为更接近设计电流规格。这个可以降低对电池组的短期和长期损害,并可以更好地确保电池组的安全操作。如果电池保护系统不能检测该状况,由例如长期操作在10.7A生成的热可能损害电池组和/或潜在产生电池组的危险状况。
本文公开的电池保护系统的实施方式可以利用为可编程电池保护系统提供阈值电压的方法的实施方式。该方法包括测量充电场效应晶体管(FET)、放电FET或者充电FET和放电FET两者的导通电阻,充电FET和放电FET与电池和电池保护集成电路(IC)耦接。该方法还包括使用导通电阻、使用包括在电池保护IC中的电池保护电路计算阈值电压,使用阈值电压、使用电池保护电路生成熔断器修整信号,并且向包括在电池保护IC中的熔断器的阵列发送熔断器修整信号,以及使用熔断器修整信号使熔断器的阵列中的每个熔断器断开或保持闭合。该方法还包括将熔断器的阵列中的每个熔断器的状态读取到与熔断器的阵列耦接的多个锁存器中的锁存器中,并且使用多个锁存器中的每个锁存器的状态使多个金属氧化物半导体场效应晶体管(MOSFET)中的MOSFET断开或保持闭合,多个MOSFET中的每个MOSFET与多个锁存器中的每个锁存器耦接,每个MOSFET与串联耦接的多个电阻器中的电阻器并联耦接。方法还包括通过使多个MOSFET中的每一个断开或保持闭合来改变多个电阻器的总计电阻,并且使用总计电阻向包括在检测器中的比较器供应生成的阈值电压,检测器与包括在电池保护IC中的电池保护电路耦接。方法还包括使用由电池保护电路从使用生成的阈值电压的检测器接收的检测信号将电池与负载和充电器中的一个之间的连接分开。
方法实施方式还可以包括其中阈值电压是放电过电流阈值电压值、充电过电流阈值电压值或短路电流阈值电压值,并且检测器是放电过电流检测器、充电过电流检测器或短路检测器。
方法实施方式还可以包括其中使用电池保护电路和导通电阻计算阈值电压包括使用放电过电流值、充电过电流值或短路电流值来计算。
可编程电池保护系统的实施方式可以包括:电池和与所述电池耦接的仅两个场效应晶体管(FET),其中所述FET中的至少一个被构造为在电池的充电期间使用(充电FET)并且所述FET中的至少一个被构造为在所述电池的放电期间使用(放电FET)。系统还可以包括与所述充电FET并与所述放电FET耦接的电池保护集成电路(IC)。所述电池保护IC可以包括熔断器的阵列,与所述熔断器的阵列耦接的多个锁存器以及与所述多个锁存器耦接的多个金属氧化物半导体场效应晶体管(MOSFET)。所述电池保护IC还可以包括串联耦接的多个电阻器以及与所述多个电阻器并与电池控制电路耦接的比较器,其中所述多个电阻器中的每一个与所述多个MOSFET中的每一个并联耦接。可以通过来自所述电池控制电路的熔断器修整信号设置所述熔断器的阵列中的任意一个是断开还是闭合(保持闭合)。熔断器修整信号可以是充电FET、放电FET或充电FET和放电FET两者中的一个的导通电阻的函数。由所述多个电阻器在操作期间供应到所述比较器的电压可以是放电过电流阈值电压、充电过电流阈值电压或短路电流阈值电压中的一个。
可编程电池保护系统的实施方式可以包括以下中的一个、所有或者任意一个:
电池保护IC可以物理地与充电FET和放电FET包括在半导体封装中。
充电FET和放电FET可以包括在相同的半导体芯片上。
所述多个MOSFET可以是p沟道MOSFET。
所述多个锁存器可以是门控D锁存器。
所述熔断器的阵列可以是包括多晶硅的多晶熔断器。
所述熔断器的阵列可以是可编程只读存储器(PROM)。
所述熔断器的阵列可以是一次性可编程(OTP)存储器。
电池保护集成电路(IC)的实施方式可以包括熔断器的阵列、与所述熔断器的阵列耦接的多个锁存器、与所述多个锁存器耦接的多个MOSFET以及串联耦接的多个电阻器,其中所述多个电阻器中的每一个与所述多个MOSFET中的每一个并联耦接。所述IC还可以包括与所述多个电阻器并与电池控制电路耦接的比较器。可以通过来自所述电池控制电路的熔断器修整信号设置所述熔断器的阵列中的任意一个是断开还是闭合(保持闭合)。由所述多个电阻器在操作期间供应到比较器的电压可以是放电过电流阈值电压、充电过电流阈值电压或者短路电流阈值电压中的一个。电池控制电路可以被构造为与电池和仅两个FET耦接。
电池保护IC的实施方式可以包括以下中的一个、所有或任意一个:
所述仅两个FET可以进一步包括,其中所述FET中的至少一个被构造为在电池的充电期间使用(充电FET)并且所述FET中的至少一个被构造为在所述电池的放电期间使用(放电FET)。
电池保护IC可以物理地包括在与所述充电FET和放电FET相同的半导体封装中。
充电FET和放电FET可以包括在相同的半导体芯片上。
所述多个MOSFET可以是p沟道MOSFET。
所述多个锁存器可以是门控D锁存器。
所述熔断器的阵列可以是包括多晶硅的多晶熔断器。
所述熔断器的阵列可以是可编程只读存储器(PROM)。
所述熔断器的阵列可以是一次性可编程(OTP)存储器。
可编程电池保护系统和电池保护IC的实施方式可以利用为可编程电池保护系统提供阈值电压的方法的实施方式。方法可以包括测量充电FET、放电FET、或者充电FET和放电FET两者中的一个的导通电阻,其中充电FET和放电FET与电池和电池保护IC耦接。方法还可以包括使用导通电阻、使用包括在电池保护IC中的电池保护电路计算阈值电压,并且使用阈值电压、使用电池保护电路生成熔断器修整信号。方法还可以包括向包括在电池保护IC中的熔断器的阵列发送熔断器修整信号,并且使用熔断器修整信号使所述熔断器的阵列中的每个熔断器断开或者保持闭合。方法还可以包括将所述熔断器的阵列中的每个熔断器的状态读取到与所述熔断器的阵列耦接的多个锁存器的锁存器中,并且使用所述多个锁存器中的每个锁存器的状态来使多个MOSFET中的MOSFET断开或保持闭合。所述多个MOSFET中的每一个可以与所述多个锁存器中的每个锁存器耦接,并且每个MOSFET可以与串联耦接的多个电阻器中的电阻器并联耦接。方法还可以包括通过使所述多个MOSFET中的每一个断开或者保持闭合来改变所述多个电阻器的总计电阻,并使用总计电阻来将生成的阈值电压供应到包括在检测器中的比较器,其中检测器与包括在电池保护IC中的电池保护电路耦接。方法还可以包括使用由电池保护电路从使用生成的阈值电压的检测器接收的检测信号使电池与负载或充电器中的一个之间的连接分开。
为可编程电池保护系统提供阈值电压的方法的实施方式可以包括以下中的一个、所有或任意一个:
阈值电压可以是放电过电流阈值电压值、充电过电流阈值电压值或短路电流阈值电压值中的一个。检测器可以是放电过电流检测器、充电过电流检测器或短路检测器中的一个。
使用电池保护电路和导通电阻计算阈值电压可以包括使用放电过电流值、充电过电流值或短路电流值中的一个来计算。
在以上的描述提及可编程电池保护系统和实现部件、子部件、方法和子方法的特定实施方式的情况中,应当容易明白,可以作出多种修改而不脱离其精神,并且这些实施方式、实现部件、子部件、方法和子方法可以适用于其它可编程电池保护系统。
Claims (9)
1.一种可编程电池保护系统,其特征在于,所述可编程电池保护系统包括:
电池;
与所述电池耦接的仅两个场效应晶体管FET,其中所述FET中的至少一个被构造来在所述电池的充电期间使用,即,为充电FET,并且所述FET中的至少一个被构造来在所述电池的放电期间使用,即,为放电FET;
与所述充电FET并与所述放电FET耦接的电池保护集成电路IC,其中电池保护IC包括:
熔断器的阵列;
与所述熔断器的阵列耦接的多个锁存器;
与所述多个锁存器耦接的多个金属氧化物半导体场效应晶体管MOSFET;
串联耦接的多个电阻器,所述多个电阻器中的每一个与所述多个MOSFET中的每一个并联耦接;以及
与所述多个电阻器并与电池控制电路耦接的比较器;
其中通过来自所述电池控制电路的熔断器修整信号设置所述熔断器的阵列中的任何一个断开或者闭合;
其中所述熔断器修整信号是所述充电FET和所述放电FET两者、所述充电FET、所述放电FET中的一个的导通电阻的函数;以及
其中由所述多个电阻器在操作期间供应给所述比较器的电压是放电过电流阈值电压、充电过电流阈值电压和短路电流阈值电压中的一个。
2.根据权利要求1所述的系统,其特征在于,所述电池保护IC物理地包括在与所述充电FET和所述放电FET相同的半导体封装中。
3.根据权利要求2所述的系统,其特征在于,所述充电FET和所述放电FET包括在相同的半导体芯片上。
4.根据权利要求1所述的系统,其特征在于,所述系统包括以下中的一个:
所述多个MOSFET是p沟道MOSFET;
所述多个锁存器是门控D锁存器;
所述熔断器的阵列是包括多晶硅的多晶熔断器;
所述熔断器的阵列是可编程只读存储器PROM;以及
所述熔断器的阵列是一次性可编程OTP存储器。
5.一种电池保护集成电路IC,其特征在于,所述电池保护集成电路IC包括:
熔断器的阵列;
与所述熔断器的阵列耦接的多个锁存器;
与所述多个锁存器耦接的多个金属氧化物半导体场效应晶体管MOSFET;
串联耦接的多个电阻器,所述多个电阻器中的每一个与所述多个MOSFET中的每一个并联耦接;以及
与所述多个电阻器并与电池控制电路耦接的比较器;
其中通过来自所述电池控制电路的熔断器修整信号设置所述熔断器的阵列中的任何一个断开或者闭合;
其中由所述多个电阻器在操作期间供应给所述比较器的电压是放电过电流阈值电压、充电过电流阈值电压和短路电流阈值电压中的一个;以及
其中所述电池控制电路被构造为与电池和仅两个场效应晶体管FET耦接。
6.根据权利要求5所述的IC,其特征在于,所述仅两个FET还包括其中所述FET中的至少一个被构造来在电池的充电期间使用,即,为充电FET,并且所述FET中的至少一个被构造来在所述电池的放电期间使用,即,为放电FET。
7.根据权利要求6所述的IC,其特征在于,所述电池保护IC物理地包括在与所述充电FET和所述放电FET相同的半导体封装中。
8.根据权利要求7所述的IC,其特征在于,所述充电FET和所述放电FET包括在相同的半导体芯片上。
9.根据权利要求5所述的IC,其特征在于,所述IC包括以下中的一个:
所述多个MOSFET是p沟道MOSFET;
所述多个锁存器是门控D锁存器;
所述熔断器的阵列是包括多晶硅的多晶熔断器;
所述熔断器的阵列是可编程只读存储器PROM;以及
所述熔断器的阵列是一次性可编程OTP存储器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/809,425 US10205330B2 (en) | 2015-07-27 | 2015-07-27 | Programmable battery protection system and related methods |
US14/809,425 | 2015-07-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205986119U true CN205986119U (zh) | 2017-02-22 |
Family
ID=57886111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201620792973.8U Active CN205986119U (zh) | 2015-07-27 | 2016-07-26 | 可编程电池保护系统和电池保护集成电路 |
Country Status (2)
Country | Link |
---|---|
US (3) | US10205330B2 (zh) |
CN (1) | CN205986119U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113809418A (zh) * | 2020-12-22 | 2021-12-17 | 珠海迈巨微电子有限责任公司 | 电池管理芯片、系统及方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170207642A1 (en) * | 2016-01-15 | 2017-07-20 | Renesas Electronics America Inc. | E-fuse/switch by back end of line (beol) process |
JP6966864B2 (ja) * | 2017-04-20 | 2021-11-17 | エイブリック株式会社 | バッテリ装置 |
CN113489079B (zh) * | 2021-05-25 | 2022-07-22 | 荣耀终端有限公司 | 终端设备和充电系统 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838076A (en) * | 1996-11-21 | 1998-11-17 | Pacesetter, Inc. | Digitally controlled trim circuit |
JP2001068614A (ja) | 1999-08-31 | 2001-03-16 | Mitsubishi Electric Corp | 半導体装置 |
KR100335481B1 (ko) | 1999-09-13 | 2002-05-04 | 김덕중 | 멀티 칩 패키지 구조의 전력소자 |
JP2001339869A (ja) | 2000-05-24 | 2001-12-07 | Sony Corp | バッテリパック及び電源回路 |
DE10158494C1 (de) * | 2001-11-29 | 2003-08-07 | Dialog Semiconductor Gmbh | Lade/Entlade-Schutzschaltung |
JP4916745B2 (ja) | 2006-03-28 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5390064B2 (ja) | 2006-08-30 | 2014-01-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2008192959A (ja) | 2007-02-07 | 2008-08-21 | Seiko Epson Corp | 半導体集積回路 |
JP2009131020A (ja) | 2007-11-22 | 2009-06-11 | Fuji Electric Device Technology Co Ltd | 過電流保護回路およびバッテリパック |
JP2009283507A (ja) * | 2008-05-19 | 2009-12-03 | Mitsumi Electric Co Ltd | 電圧設定回路及び電圧設定方法、並びに二次電池用保護回路及び半導体集積回路装置 |
JP5543724B2 (ja) | 2008-08-28 | 2014-07-09 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 樹脂封止型半導体装置及びその製造方法 |
JP5634033B2 (ja) | 2008-08-29 | 2014-12-03 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 樹脂封止型半導体装置とその製造方法 |
JP2010199492A (ja) | 2009-02-27 | 2010-09-09 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
CN102064585B (zh) | 2011-01-06 | 2012-12-26 | 田剑彪 | 多节锂电池保护电路阈值可调集成电路 |
JP5851821B2 (ja) | 2011-03-13 | 2016-02-03 | セイコーインスツル株式会社 | 充放電制御回路及びバッテリ装置 |
CN102288810B (zh) | 2011-08-11 | 2014-01-22 | 无锡中星微电子有限公司 | 电压检测电路 |
-
2015
- 2015-07-27 US US14/809,425 patent/US10205330B2/en active Active
-
2016
- 2016-07-26 CN CN201620792973.8U patent/CN205986119U/zh active Active
-
2018
- 2018-11-09 US US16/185,242 patent/US10686317B2/en active Active
- 2018-11-09 US US16/185,211 patent/US10756553B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113809418A (zh) * | 2020-12-22 | 2021-12-17 | 珠海迈巨微电子有限责任公司 | 电池管理芯片、系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
US10686317B2 (en) | 2020-06-16 |
US10756553B2 (en) | 2020-08-25 |
US20190081490A1 (en) | 2019-03-14 |
US20170033578A1 (en) | 2017-02-02 |
US10205330B2 (en) | 2019-02-12 |
US20190081491A1 (en) | 2019-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN205986119U (zh) | 可编程电池保护系统和电池保护集成电路 | |
CN103248014B (zh) | 电池保护电路、电池保护装置以及电池组 | |
US10937763B2 (en) | Semiconductor leadframes and packages with solder dams and related methods | |
CN1129223C (zh) | 防障电路与使用该电路的电池组件 | |
CN105552852B (zh) | 电池保护电路、电池保护装置、电池组以及电池保护ic | |
US8957639B2 (en) | Event system and timekeeping for battery management and protection system | |
CN104218633B (zh) | 电池管理和保护系统 | |
US20120162828A1 (en) | Battery management and protection | |
TWI432748B (zh) | 組電池之保護用半導體裝置,包括該保護用半導體裝置之電池組,及電子裝置 | |
CN108242832A (zh) | 充电控制电路、电池保护集成电路、电池组及电池系统 | |
CN109904536A (zh) | 二次电池保护集成电路、二次电池保护装置以及电池包 | |
EP3579006B1 (en) | Validation of a temperature sensor of a battery cell | |
CN205544488U (zh) | 过流检测、保护电路及电池 | |
US10700390B2 (en) | Automatically programmable battery protection system and related methods | |
CN110571487A (zh) | 一种电池及汽车诊断平板 | |
CN103178499B (zh) | 具有零伏充电功能的可充电电池保护电路 | |
CN105529690B (zh) | 电池保护电路、电池保护装置、电池组以及电池保护方法 | |
US20190237820A1 (en) | Automatically programmable battery protection system and related methods | |
CN106252766B (zh) | 电池保护集成电路、电池保护装置以及电池组 | |
CN210744088U (zh) | 一种电池及汽车诊断平板 | |
US9176191B2 (en) | Continuity test in electronic devices with multiple-connection leads | |
CN208158151U (zh) | 一种汽车电池保护系统 | |
CN214798988U (zh) | 一种用于通过iec62368认证单次充电故障的复用锂保控制电路 | |
CN216599082U (zh) | 电池保护电路、电池组件及电子设备 | |
KR20180049456A (ko) | 하나의 전류 센싱 저항을 갖는 배터리 보호 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |