CN205961561U - 镀锡制程能力测试电路板 - Google Patents
镀锡制程能力测试电路板 Download PDFInfo
- Publication number
- CN205961561U CN205961561U CN201620760451.XU CN201620760451U CN205961561U CN 205961561 U CN205961561 U CN 205961561U CN 201620760451 U CN201620760451 U CN 201620760451U CN 205961561 U CN205961561 U CN 205961561U
- Authority
- CN
- China
- Prior art keywords
- copper layer
- conductive copper
- tin
- hole
- test circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本实用新型提供了一种镀锡制程能力测试电路板,包括由上至下依次层叠结合的第一导电铜层、玻纤树脂层、第二导电铜层、压合板层和第三导电铜层,所述镀锡制程能力测试电路板上钻有多个直径不同的盲孔和多个直径不同的通孔,所述盲孔由所述第一导电铜层延伸至所述第二导电铜层。通过本实用新型中的多个不同孔径的通孔和盲孔的导通状况,可判断出锡层的蚀刻能力,克服了现有技术中通过切片方式测试时,单节片取点单一没有代表性的问题,具有测试结果准确可靠的特点。
Description
技术领域
本实用新型涉及电路板制造领域,特别涉及一种镀锡制程能力测试电路板。
背景技术
线路板在制作过程中,会用电镀纯锡做为抗蚀层保护客户需要的线路图形。不同的板子难度各异,当板子上钻孔的深度与孔径的比值较大时,孔内的锡层抗蚀能力会变差,在蚀刻过程中,药水会透过锡层蚀断铜层导致报废,所以我们需要了解电镀锡的制程能力,再去评审接单及制作。
锡层的抗蚀性能主要由锡层厚度与锡层的致密性来决定,目前行业内较为通用的测试方法是制作最小孔的切片,测试孔内锡层的厚度,单切片取点单一没有代表性,且锡层的致密性通过切片的方法并不能测试出来。
实用新型内容
本实用新型提供了一种镀锡制程能力测试电路板,以解决现有技术采用切片方式测试时,单节片取点单一没有代表性的问题。
为解决上述问题,作为本实用新型的一个方面,提供了一种镀锡制程能力测试电路板,包括由上至下依次层叠结合的第一导电铜层、玻纤树脂层、第二导电铜层、压合板层和第三导电铜层,所述镀锡制程能力测试电路板上钻有多个直径不同的盲孔和多个直径不同的通孔,所述盲孔由所述第一导电铜层延伸至所述第二导电铜层。
通过本实用新型中的多个不同孔径的通孔和盲孔的导通状况,可判断出锡层的蚀刻能力,克服了现有技术中通过切片方式测试时,单节片取点单一没有代表性的问题,具有测试结果准确可靠的特点。
附图说明
图1是本实用新型中的镀锡制程能力测试电路板的结构示意图;
图2是导电测试合格的通孔和盲孔的结构示意图;
图3是导电测试不合格的通孔和盲孔的结构示意图。
图中附图标记:1、第一导电铜层;2、玻纤树脂层;3、第二导电铜层;4、压合板层;5、第三导电铜层;6、盲孔;7、通孔;8、导电铜层。
具体实施方式
以下对本实用新型的实施例进行详细说明,但是本实用新型可以由权利要求限定和覆盖的多种不同方式实施。
请参考图1至图3,本实用新型提供了一种镀锡制程能力测试电路板,包括由上至下依次层叠结合的第一导电铜层1、玻纤树脂层2、第二导电铜层3、压合板层4和第三导电铜层5,所述镀锡制程能力测试电路板上钻有多个直径不同的盲孔6和多个直径不同的通孔7,所述盲孔6由所述第一导电铜层1延伸至所述第二导电铜层3。
为了准确性地反映锡层抗蚀能力,选择不同直径的钻咀来钻通孔和盲孔,诠释不同的制程能力。比如,在镀锡制程能力测试电路板的板厚为3.0mm时,通孔的直径分别选择0.2mm、0.25mm、0.3mm,则分别代表的通孔能力为15:1、12:1和10:1的通孔。类似地,盲孔的深度选择0.2mm,盲孔的直径分别选择0.1mm、0.15mm、0.2mm,分别代表的盲孔能力为1:2、1:1.33和1:1。
然后通过电镀的方式在这些盲孔和通孔内电镀上一层导电铜层8,然对每个通孔和盲孔进行电测试。假如0.25mm的通孔没有开路,证明锡层的蚀刻能力能做到通孔的12:1。假如0.15mm的盲孔没有开路,证明锡层的抗蚀能力能做到盲孔的1:1.33。
通过本实用新型中的多个不同孔径的通孔和盲孔的导通状况,可判断出锡层的蚀刻能力,克服了现有技术中通过切片方式测试时,单节片取点单一没有代表性的问题,具有测试结果准确可靠的特点。
以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (1)
1.一种镀锡制程能力测试电路板,其特征在于,包括由上至下依次层叠结合的第一导电铜层(1)、玻纤树脂层(2)、第二导电铜层(3)、压合板层(4)和第三导电铜层(5),所述镀锡制程能力测试电路板上钻有多个直径不同的盲孔(6)和多个直径不同的通孔(7),所述盲孔(6)由所述第一导电铜层(1)延伸至所述第二导电铜层(3)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620760451.XU CN205961561U (zh) | 2016-07-19 | 2016-07-19 | 镀锡制程能力测试电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620760451.XU CN205961561U (zh) | 2016-07-19 | 2016-07-19 | 镀锡制程能力测试电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205961561U true CN205961561U (zh) | 2017-02-15 |
Family
ID=57971934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201620760451.XU Active CN205961561U (zh) | 2016-07-19 | 2016-07-19 | 镀锡制程能力测试电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205961561U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10249567B2 (en) | 2017-08-18 | 2019-04-02 | Industrial Technology Research Institute | Redistribution layer structure of semiconductor package |
US10622326B2 (en) | 2017-08-18 | 2020-04-14 | Industrial Technology Research Institute | Chip package structure |
-
2016
- 2016-07-19 CN CN201620760451.XU patent/CN205961561U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10249567B2 (en) | 2017-08-18 | 2019-04-02 | Industrial Technology Research Institute | Redistribution layer structure of semiconductor package |
US10622326B2 (en) | 2017-08-18 | 2020-04-14 | Industrial Technology Research Institute | Chip package structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101389191B (zh) | 多层电路板组件 | |
CN205961561U (zh) | 镀锡制程能力测试电路板 | |
CN202841678U (zh) | 一种电路板的外层结构 | |
CN202183910U (zh) | 印制电路板叠孔结构 | |
CN105704945B (zh) | 一种实现pcb过孔的方法及装置 | |
CN108260291A (zh) | 一种基于树脂塞孔和背钻工艺的无引线残留的电镀方法 | |
CN106028665B (zh) | 镀锡制程能力测试方法 | |
CN102706267A (zh) | 一种盲孔偏移检测方法 | |
CN206004992U (zh) | 沉铜生产线测试电路板 | |
CN201859193U (zh) | 用于单一或同步检测通孔及盲孔的测试板 | |
CN110167289A (zh) | 一种多层电路板的制作方法 | |
CN103796415A (zh) | 多层电路板及其制作方法 | |
CN107449349A (zh) | 印刷电路板 | |
CN106658959A (zh) | 柔性电路板及其制作方法 | |
CN103281877A (zh) | 一种印制电路板层间互连制作方法 | |
CN106658964A (zh) | 电路板及其制作方法 | |
CN211047360U (zh) | 包边线路板 | |
CN103857204B (zh) | 承载板及其制作方法 | |
CN105992458B (zh) | 软性电路板微孔径导电通孔结构及制造方法 | |
CN208402212U (zh) | 一种不与金手指连接的金手指引线 | |
CN202178922U (zh) | 一种印制电路板叠孔结构 | |
CN201303460Y (zh) | 基板结构 | |
CN202587597U (zh) | 金手指电路板 | |
CN206775815U (zh) | 利于检测交叉盲孔导通性的hdi印制板 | |
CN206807861U (zh) | 一种测试pcb镀铜纵横比的模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |