CN205750776U - 基于pci-e接口的64通道高频超声数据收发系统 - Google Patents

Abstract

本实用新型提出一种基于PCI‑E接口的64通道高频超声数据收发系统，包括4个板卡模块，每个板卡模块可以实现16通道超声数据的收发，各板卡模块之间是同步采集的；单个板卡模块包括16通道传感器阵列、32通道高压模拟开关芯片、两片8通道高压脉冲超声发送芯片、16通道高速ADC采集芯片、一片核心控制芯片FPGA、两片DDR3存储器、PCI‑E总线接口、晶振和供电电源；本采集系统搭配普通多PCI‑E插槽的主板就能满足高速的超声应用，相对来说灵活性非常强，可以实现超声实时采集实时处理应用的场合，而且性价比高。

Description

基于PCI-E接口的64通道高频超声数据收发系统

技术领域

本实用新型涉及高压超声激发信号的发送，高频超声数据采集，更具体地，涉及一种基于PCI-E接口的64通道高频超声数据收发系统。

背景技术

超声检测现今广泛应用于医学成像，板材管道探伤成像系统中，如B超，超声探伤仪等。医学超声成像有价格低廉、使用简便、实时迅速、无创无辐射性、准确性高、可连续动态及重复扫描等优点，虽然现在超声成像算法和探伤算法已经比较成熟，但还是有很大改进空间，如超声目前还不适合含气器官检查如肺，消化道和骨骼的检查等。而市面上一些专用的超声探测仪拿不到原始的超声收发数据。故很有必要设计一个简单易用性价比高的超声数据采集实验环境，方便科研人员采集原始超声数据从而去优化现有超声检测算法。

现在市面上有关多通道高速（大于40MHz）超声数据收发卡功能非常有限，一些通用的高速数据采集卡，如美国的国家仪器（NI），中国台湾的凌华科技(ADLINK)，其数据采集通道数量远远达不到超声成像应用要求，这些公司生产的高速数据采集卡一般最多支持8通道数据采集且不支持收发一体，虽然可以用PXI机箱把多个高速PXI发送板卡和采集板卡连接一块组成一个系统实现超声数据收发实验环境，但是板卡数量过多连接导线杂乱，不易管理，而且单个板卡价格非常昂贵，造成系统成本太高，不能大规模推广应用。而且PXI系统只能数据采集，内部控制器处理数据能力非常有限，不能直接在采集环境中用高性能CPU和GPU加速去分析复杂算法，这样数据采集必须跟算法分析分开进行，不能实现实时采集实时分析出结果。应用中显现出很大局限性。

发明内容

为了克服现有定制PXI高速数据采集系统价格昂贵，实用性差的问题，本实用新型提供了一种基于PCI-E接口的64通道高频超声数据收发系统。该系统可以直接在一个主机中实现64路超声收发，极其方便科研人员超声数据的采集使用。

为了实现上述目的，本实用新型的技术方案为：

一种基于PCI-E接口的64通道高频超声数据收发系统，包括4个板卡模块，分别为1个主板卡模块和3个从板卡模块，各板块模块之间是同步采集的；

所述板卡模块包括16通道传感器阵列、32通道高压模拟开关芯片、两片8通道高压脉冲超声发送芯片、16通道高速ADC采集芯片、处理器、两片DDR3存储器、PCI-E总线接口、晶振和供电电源；

16通道传感器阵列与32通道高压模拟开关芯片连接，32通道高压模拟开关芯片的输出端与16通道高速ADC采集芯片的输出端连接，16通道高速ADC采集芯片的输出端与处理器的输入端连接，处理器的输出端分别与两片8通道高压脉冲超声发送芯片的输入端连接，两片8通道高压脉冲超声发送芯片的输出端分别接入32通道高压模拟开关芯片的输入端；处理器的输出端还分别与两片DDR3存储器、PCI-E总线接口连接，晶振为向处理器提供操作时钟。

上述技术方案中，板卡模块满足超声探头收发一体的应用场景，即发送和接收通路通过一个开关相连，实现发送高压和采集低压通路之间的切换。发送信号通过8通道高压脉冲超声发送芯片，该芯片可以通过处理器去控制每个通道高压激发信号发送的时间延迟，从而满足超声相控阵成像的应用。

优选的，所述供电电源分为两个子模块，一个模块生产高压 70V供给8通道高压脉冲超声发送芯片产生高压激发信号，另一个模块生成低压电源，供给系统中其他部件。

优选的，所述系统还包括与处理器连接的SPI FLASH。

优选的，所述处理器为FPGA。

与现有技术相比，本实用新型的有益效果为：

1、通过32通道高压模拟开关芯片实现超声探头收发一体，时分复用，节省探头成本。

2、通过两片8通道高压脉冲超声发送芯片实现激励信号的发送，该芯片可通过FPGA配置，自动发送延时的高压激励信号（电压可达+-70V）。

3、通过16通道高速ADC采集芯片把超声数据采集发往处理器，该采集芯片内部集成了数据的全套模拟前端，14位分辨率的ADC能实现65MSPS，可以保证采集超声数据的质量。

4、使用两片高速DDR3存储器作为系统缓存，两片DDR3存储器可同时缓存数据，大大提高数据采集的可靠性。

5、发送和采集都采用专用的集成了信号调制电路芯片，大大节省PCB的布局布线资源。

6、PCI-E总线接口比较灵活通用，用一个多PCI-E插槽的主板就能实现16×N路超声收发系统。采集到数据可以通过主板上高性能CPU，CPU去实时分析数据，得出实时结果。

7、多PCI-E板卡之间通过握手信号来实现同步，即从板卡都初始化好后会给主板卡一个响应信号，主板卡初始化好后检测从板卡的状态，如果从板卡都准备好了则发送触发脉冲，同步开始采集。

附图说明

图1为本实用新型16通道高速超声板卡模块硬件架构图。

图2 为本实用新型多板卡模块同步通信接口连接方式。

图3为本实用新型FPGA 内部硬件模块架构图。

图4 为本实用新型整个完整采集系统工作流程图。

具体实施方式

为了更好地说明本发明思想，结合附图对本实用新型做详细的说明。

如图1所示，单个板卡模块的硬件图，整个硬件组成主要包括2片HV7351 8通道高压脉冲超声发送芯片，1片16通道高速ADC芯片，具体型号为AFE5818，1片32通道高压模拟开关芯片，具体型号为HV2808，1片Xilinx Artix-7XC7A200T FPGA主控芯片，2片DDR3芯片，一片外部晶振，一片SPI FLASH，再加一个电源模块。

HV2808开关是一个32通道二选一矩阵，最高适用于正负100电压输入。可通过一个 3.3V CMOS逻辑电平去控制开关的切换。外部直接跟传感器阵列相连，内部一端接高压脉冲信号，一端接低压采集探头。通过控制开关就能控制外部传感器与高压发送端口连接还是低压采集芯片相连。

8通道高压脉冲超声发送芯片HV7351可达+70V高压输出， +3A输出电流，独立可编程时延，延迟计数器操作时钟可高达200MHz，这样增量延迟可低至5ns。FPGA只需要很少的控制引脚就可控制操作芯片，芯片往外发送脉冲之前，FPGA先配置芯片参数，如时延参数等。

FPGA选用Xilinx公司的 Artix-7XC7A200T FPGA作为主控芯片，该芯片含215,360个逻辑单元，内部含13,140Kb RAM块，支持PCI Express X4 Gen2（5Gb/s），接口支持DDR3接口频率1,066 Mb/s 。

DDR3可选Micron MT41K512M16HA-125 芯片，该芯片存储容量8Gb，16位宽总线。两片DDR3，操作时钟800MHz，理论存储最大速率为3200MB/s。

晶振可选用50MHz差分输入，为系统操作时钟，FPGA内部时钟管理单元可通过分频和综合把时钟分为各种不同等级的频率去操作各个模块。

SPI FLASH 可选用Winbond W25Q64BV 64M 比特spi flash，用来存储FPGA 程序bit文件。

电源模块分为两个子模块，一个模块生产高压+70V供给HV7351产生高压激发信号，另一个模块生成低压电源，供给数字芯片。图1中的PCI-E x4指的是PCI-E接口。

如图2所示，四个板卡其中一个为主板卡，主板卡相对从板卡多了4个控制接口，所有板卡依据参考时钟（10MHz）同步起来。

主触发和从响应的通信协议为：当主板卡接受到上位机开始运行命令时，主板卡先检测从板卡有没有准备好，准备好了响应板卡的从响应接口为高电平，否则为低电平。准备好了就发送触发脉冲给从板卡，从板卡接收到脉冲后的下个周期上升沿开始采集数据。如果没有准备好，则一直等到所有从板卡准备好采集再开始发送触发信号。这样可以确保所有的板卡都完全同步采集。

所有的参考时钟线都等长设置，确保时钟相位无误差。

如图3所示，FPGA内部可分为ADC控制转换模块，信号激发控制逻辑模块，DDR3控制器模块，PCI-E x4控制器模块，配置逻辑控制模块，时钟管理模块。

AD芯片输出接口电平是LVDS差分电压，输出到FPGA为串行数字信号，在接口处可利用FPGA解串基元把串行转变并行，然后16路并行数据再一并输入双频率16×16 转64（假设接口DDR3接口配置为64总线宽度）FIFO，同时DDR3控制器检测到FIFO中有数据可读则执行读FIFO命令，再把数据发往DDR3存储器存储起来。

等所有的数据都采集缓存后，再通过PCI-E X4 控制器读DDR3中缓存的数据，后传输至上位机。

DDR3控制器主要是包含一个DDR3 IP核，该IP核负责把采集的有效数据转换为DDR3物理存储器能识别的协议格式。

PCI-E x4控制器包含一个PCI-E IP核，该IP核负责把采集的有效数据转换PCI-E总线协议格式传输。

时钟管理单元把外接时钟50MHz通过PLL转变为各种其它时钟，驱动各个模块有序的运行。

配置逻辑控制主要负责处理上位机发送来的配置命令，如采样点数，采集数据的采样率，发送高压脉冲的时延，开始和结束命令等。

信号发送逻辑把负责配置控制高压脉冲激发芯片。

如图4所示，整个板卡工作时序状态为：

启动系统电源后，主板卡初始化，把烧入SPI FLASH 的配置文件下载到FPGA，所有初始化完成后，等待上位机发送的板卡工作是的配置参数，如采样率，每次采样点数，采样间隔等。

配置完成后等待开始运行命令，如果从板卡接受到开始运行命令，则在相应的从响应接口输出高电平，表示板卡所有模块已经开始准备好运行，如果主板卡接受到开始运行命令时先检查从板卡的从响应接口电平状态，如果都为高电平，则表示从板卡都已经接受到上位机的开始运行指令，这是主板卡同时给每个板卡发送一个相应的触发脉冲，同时板卡约定，再接受到触发脉冲的下一个周期开始发送高压激发脉冲至超声探头。

当高压激发脉冲发送结束时，切换开关把超声传感器阵列与接受AD芯片相连，同时开始采集数据。

开启采集数据计数器，采集到的数据发往FPGA，再经过DDR3控制器缓存到DDR3，当采集到预设的点数时，通过DDR3控制器读取DDR3控制器中的数据，再通过PCI-E 控制器发往上位机。

发送时候同时检测DDR3内存数据是否已经全部读出，如果全部读出来了，则检测PCI-E控制器FIFO中有无缓存数据。

发送完成后检测上位机有没有发送停止运行的指令，如果有则停止此次的任务，没有的话则判断两次发送和采集的时间间隔周期有没有到，如果到了则转到高压激发脉冲发送状态循环执行状态，直到接受到上位机的停止运行指令为止。

本实用新型为了克服现有定制PXI高速数据采集系统价格昂贵，实用性差的问题，提供了一种基于PCI-E接口的64通道高频超声数据收发系统。该系统可以在一个主机中实现64路超声收发，极其方便科研人员超声数据的采集和算法研究。该系统包括4个板卡模块，每一个板卡可以实现16通道超声数据的收发，所有的板卡模块通过板载参考时钟和同步触发信号，握手通信协议跟其它几块板卡相连实现同步采集。

板卡模块设计满足超声探头收发一体的应用场景，即发送和接收通路通过一个开关矩阵相连，实现发送高压和采集低压通路之间的切换。发送信号是通过专用8通道高压调制芯片，该芯片可以通过FPGA去控制每个通道高压激发信号发送的时间延迟，从而满足超声相控阵成像的应用。接收使用16通路高速AD采集芯片，每个通道通过串行差分信号把转换后的数字信号发送至FPGA,数据经过FPGA调制送往DDR3存储芯片缓存，缓存的同时通过FPGA 内部的DDR3控制器读取缓存的数据再通过PCI-E Gen2 x4总线发往主机，由主机去分析数据。本采集系统搭配普通多PCI-E插槽的主板就能满足高速的超声应用，相对来说灵活性非常强，可以实现实时采集实时处理应用的场合，而且性价比高。

以上所述的本实用新型的实施方式，并不构成对本实用新型保护范围的限定。任何在本实用新型的精神原则之内所作出的修改、等同替换和改进等，均应包含在本实用新型的权利要求保护范围之内。

Claims (4)

1.一种基于PCI-E接口的64通道高频超声数据收发系统，其特征在于，包括4个板卡模块，分别为1个主板卡模块和3个从板卡模块，各板卡模块之间是同步采集的；

所述板卡模块包括16通道传感器阵列、32通道高压模拟开关芯片、两片8通道高压脉冲超声发送芯片、16通道高速ADC采集芯片、处理器、两片DDR3存储器、PCI-E总线接口、晶振和供电电源；

16通道传感器阵列与32通道高压模拟开关芯片连接，32通道高压模拟开关芯片的输出端与16通道高速ADC采集芯片的输出端连接，16通道高速ADC采集芯片的输出端与处理器的输入端连接，处理器的输出端分别与两片8通道高压脉冲超声发送芯片的输入端连接，两片8通道高压脉冲超声发送芯片的输出端分别接入32通道高压模拟开关芯片的输入端；处理器的输出端还分别与两片DDR3存储器、PCI-E总线接口连接，晶振为向处理器提供操作时钟。

2.根据权利要求1所述的系统，其特征在于，所述供电电源分为两个子模块，一个模块生产高压 70V供给8通道高压脉冲超声发送芯片产生高压激发信号，另一个模块生成低压电源，供给系统中其他部件。

3.根据权利要求1所述的系统，其特征在于，所述系统还包括与处理器连接的SPI FLASH。

4.根据权利要求1所述的系统，其特征在于，所述处理器为FPGA。