CN205176826U - 一种基于usb高速接口的音频采集装置 - Google Patents

Abstract

本实用新型公开的一种基于USB高速接口的音频采集装置，由音频采集处理模块、FPGA模块、通信模块顺序连接构成，音频采集处理模块与FPGA模块相连，将模拟信号转换为数字信号后送入FPGA模块中。该装置结构简单，操作简便，成本低，工作效率高；在实际实用中，本实用新型采用的FPGA具有单片机无法比拟的优势：运行速度快，采用的USB接口支持热插拔，通用性强，传输速度快，USB2.0接口最高传输速度理论上可达到480Mbps，非常适合用在音频数据高速实时采集系统中。

Description

一种基于USB高速接口的音频采集装置

技术领域

本实用新型涉及音频采集领域，具体涉及一种基于USB高速接口的音频采集装置。

背景技术

在现代工业生产、控制和科学研究中，对各种现场数据进行采集、传输并处理已是必不可少的组成部分。音频数据采集系统，它主要完成音频信号的采集、A/D转换、数据处理，然后通过接口总线将处理后的数据送入计算机作进一步处理。以前的数据采集系统中，处理器一般采用单片机，单片机价格比较低廉、结构简单、接口扩展能力强。但很明显的缺点就是数学运算能力差，对于实时性要求高、传输率要求快、对信号的数学处理比较复杂的领域来说，单片机就显得力不从心了。同样在和上位机之间的数据传输问题上，传统的数据采集板卡，主要有基于PCI、232、485等总线的板卡。基于PCI接口的板卡由于受计算机插槽数量和地址、中断资源的限制，不可能挂接很多设备，而基于232串口的板卡其速度大大限制了其应用范围。

实用新型内容

本实用新型针对背景技术中的不足，提供了一种结构简单，操作简便，成本低，工作效率高的基于USB高速接口的音频采集装置。

为了实现上述目的，本实用新型通过以下技术方案实现：

一种基于USB高速接口的音频采集装置，由音频采集处理模块、FPGA模块、通信模块顺序连接构成，音频采集处理模块与FPGA模块相连，将模拟信号转换为数字信号后送入FPGA模块中。

所述音频采集处理模块包含麦克风输入和音频线输入两种数据输入方式。

所述FPGA模块内包括FIFO控制单元、USB接口控制单元、寄存器配置单元、I2C控制单元和串/并联转换控制单元，音频采集处理模块通过串/并联转换控制单元与FIFO控制单元相连接，FIFO控制单元与USB接口控制单元连接，USB接口控制单元与通信模块连接，寄存器配置单元通过I2C控制单元与音频采集模块连接。

所述FPGA模块经verilog硬件语言编程配置后作为整个音频采集系统的主控单元。

所述通信模块为USB2.0通信模块，分别与FPGA和上位机相连，用于将硬件部分采集到的音频数据送入上位机中做进一步处理。

所述上位机用于对采集到的音频数据进行实时监测，显示和保存。

由于采用以上技术方案，本实用新型具有以下突出效果：

1.装置结构简单，操作简便，成本低，工作效率高；

2.在实际实用中，本实用新型采用的FPGA具有单片机无法比拟的优势：运行速度快，FPGA内部集成锁相环，可以把外部时钟倍频，现有芯片最高工作频率可达300MHz；内部程序并行运行，FPGA不同逻辑可以并行执行，可以同时处理不同任务，使FPGA工作更有效率。采用的USB接口支持热插拔，通用性强，传输速度快，USB2.0接口最高传输速度理论上可达到480Mbps，非常适合用在音频数据高速实时采集系统中。

附图说明

图1是本装置的结构框图；

图2是FPGA内部结构图；

图3是USB接口控制原理图；

图4是在实际应用中的工作流程图。

具体实施方式

本实用新型将结合附图，通过以下实例做进一步的说明。

图1为整个系统的框架图。语音采集部分包括麦克风等输入设备和音频编解码芯片。本实用新型音频编解码芯片采用的Wolson公司的WM8731,该芯片的音频采样率最高可达到96KHZ，32bits，可满足本设计中高品质音频信号采集的要求；支持I2S模式、左对齐模式、右对齐模式和DSP模式4种音频数据格式，便于采集后的数据处理。FPGA逻辑控制模块采用altera公司cycloneII系列EP2C35F芯片，该款芯片有35000个逻辑单元，105个M4KRAM块和483KbitSRAM，35个嵌入式乘法器和四个锁相环，丰富的芯片资源可充分满足设计需要。本实用新型USB2.0通信模块采用Cypress公司的CY7C68013A芯片,该芯片包括：USB2.0高速收发器，内部16KBRAM、4KBFIFO、I2C、UART控制器等，最高能实现480Mbps的速度，可满足本设计中大数据量的实时传输要求。

整个系统的工作流程：启动系统，完成初始化工作。由音频设备通过音频数据线或由麦克风将音频信号送入音频编解码芯片，经过采样、量化、编码后将音频信号转换为数字信号送入FPGA芯片中；FPGA将采集到的数字信号经过处理后送入USB接口芯片；利用USB接口的高速传输特性将音频信号经USB数据线送入上位机中；通过上位机对采集到的音频信号波形进行实时监测，同时可将采集到的音频数据保存在电脑硬盘中。

图2为FPGA内部结构示意图。通过对FPGA芯片进行配置，将FPGA作为整个系统硬件部分的控制单元，实现对音频数据采集和传输的控制。其中寄存器配置单元通过I2C接口对音频编解码芯片进行初始化和配置。串并转换控制单元用来完成音频编解码芯片的数据采集时序控制并将AD转换后得到的串行数据转换为并行数据送入FIFO缓存单元中。FIFO控制单元采用的是异步FIFO，解决了跨时钟域的数据传输问题。wrclk和rdclk分别用来控制数据写入和读出FIFO中的速度；Wrreq为写请求控制信号，当wrreq为高电平时，数据开始写入FIFO中；rdreq为读请求控制信号，当rdreq为高电平时，数据开始从FIFO中读出。当FIFO中数据写满时wrfull被置为高电平，停止向FIFO中写入数据；当FIFO中数据被读空时rdempty被置为高电平，停止从FIFO中读出数据。USB接口控制模块用来控制USB芯片实现数据高速传输。

图3为USB接口控制原理图。USB接口芯片CY7C68013A的控制相对复杂，需要FPGA端的USB接口程序，CY7C68013A芯片RAM中存储的固件程序，PC端的驱动程序相互配合，才能控制USB接口芯片实现数据传输功能。本实用新型设计中USB接口芯片采用从FIFO传输模式，其中FPGA作为主机，CY7C68013A芯片作为从机。FPGA端的USB接口控制程序模块作为主控制器，用来提供从FIFO传输模式下读/写数据的传输时序，控制数据传输进程。固件程序用来配置USB接口芯片的相关寄存器，使其工作在从FIFO模式下。本实用新型设计中的固件程序将USB接口芯片配置为块(Bulk)传输、EP2设置为OUT端点、EP6设置为IN端点，数据包大小为512字节，四倍缓冲区。PC端驱动程序采用的是Cypress公司提供的通用驱动，USB驱动程序处于应用程序和设备端固件之间，使上位机的操作系统能够识别USB设备，进而使上位机与USB设备能够进行通讯。

如图4所示，在实际应用中，上位机程序使用MFC编程框架编程实现，程序主要用来获取USB设备的信息以及完成USB2.0通信协议下的音频数据接收。主要包括应用程序界面设计，多线程数据采集，存储与波形显示模块的设计。具体应用流程如下：

首先枚举连接到电脑的USB模块数量，调用函数UsbDev_EnumNumber()返回连接到当前系统的USB模块的个数。如果个数为0说明没有USB模块连接到当前系统，如果成功的与设备建立连接则返回1或者2。如果返回1，则说明连接的是一个USB1.1版本的USB总线上，此时将不能发挥模块的高速传输性能。如果返回2，则说明设备被连接到一个USB2.0以上版本的USB总线上并被成功识别。随后调用函数UsbDev_Init（）初始化并打开相应USB设备。如检测到相应USB设备成功打开则创建一个数据采集的WINAPI线程，启动数据采集；若设备打开失败，则返回错误信息。调用函数OnDrawCapWave()绘制采集到的音频数据波形，实现对音频数据的实时监测。同时可调用函数Savewav()将数据以WAV文件形式或调用函数Savetxt()将数据以txt形式保存在电脑硬盘中，方便随后进一步的分析处理。

Claims (4)

1.一种基于USB高速接口的音频采集装置，其特征是：由音频采集处理模块、FPGA模块、通信模块顺序连接构成，音频采集处理模块与FPGA模块相连，将模拟信号转换为数字信号后送入FPGA模块中。

2.根据权利要求1所述的音频采集装置，其特征是：所述音频采集处理模块包含麦克风输入和音频线输入两种数据输入方式。

3.根据权利要求1所述的音频采集装置，其特征是：所述FPGA模块内包括FIFO控制单元、USB接口控制单元、寄存器配置单元、I2C控制单元和串/并联转换控制单元，音频采集处理模块通过串/并联转换控制单元与FIFO控制单元相连接，FIFO控制单元与USB接口控制单元连接，USB接口控制单元与通信模块连接，寄存器配置单元通过I2C控制单元与音频采集模块连接。

4.根据权利要求1所述的音频采集装置，其特征是：所述通信模块为USB2.0通信模块，分别与FPGA和上位机相连。