CN112416844B

CN112416844B - 基于FPGA与GPU的Spike信号检测与分类装置

Info

Publication number: CN112416844B
Application number: CN202011358360.0A
Authority: CN
Inventors: 周凡; 陈耀武; 高翔
Original assignee: Zhejiang University ZJU
Current assignee: Zhejiang University ZJU
Priority date: 2020-11-27
Filing date: 2020-11-27
Publication date: 2022-06-21
Anticipated expiration: 2040-11-27
Also published as: CN112416844A

Abstract

本发明公开了一种基于FPGA与GPU的Spike信号检测与分类装置，装置使用FPGA进行可变通道Spike信号数据的采集与预处理；使用GPU对预处理后的数据进行特征提取与分类，完成Spike信号的提取与分类任务。装置采用PCI‑E、千兆以太网技术进行数据传输，数据传输具有稳定、可靠、实时的特点。采用FPGA和GPU混合架构，提高了数据并行处理能力，增强装置的实时性。通道数量可变，Spike信号提取方法可选，同时将原始数据上传到上位机中，具有很强的灵活性和可扩展能力。

Description

基于FPGA与GPU的Spike信号检测与分类装置

技术领域

本发明属于多处理器互联技术，具体涉及一种基于FPGA与GPU的Spike信号检测与分类装置。

背景技术

神经元动作电位(简称Spike信号)的检测是脑电信号研究的核心。目前，对于Spike信号检测与分类的算法已多达10余种，计算复杂度较低的有阈值比较法、能量比较法等，计算复杂度高的有主成分分析法、小波变换法等，各种算法都有各自的优劣性，并且在不同的应用场景中有不同的效果。目前，主流的Spike信号检测任务主要在PC端完成，能满足复杂的、计算量大的Spike信号检测与分类算法，但是实时性大大降低，并且采集端到PC端之间传输的是原始数据，对传输带宽的要求较高，容易受到带宽限制。

集成化的Spike信号检测与分类方法也一直在研究过程中，已经有一些研究人员将检测算法集成到前端植入式芯片之中，实时性较好，但受限于芯片体积和功耗要求，集成的算法是较为简单的一些算法，设备通道数较少且数量固定，检测精度或分类效果较差，无法满足大规模、高精度采集要求的实验使用。而且简单的算法往往需要根据需求人工输入参数，无法做到自动化处理。因此，在集成化的方向上，检测精度提升、硬件复杂度降低、自动化程度提升是未来的研究重点。

FPGA(Field Programmable Gate Array)，即现场可编程逻辑门阵列，由于其并行计算特点，同时所有功能均依靠硬件实现，因此具有很高的实时性。此外，与专用芯片相比，FPGA能够根据用户需求，可无限次地重新编程，缩短开发周期。但由于FPGA开发难度较大，且编程语言偏底层，开发复杂的算法难度大、周期长，因此往往采用FPGA与处理器协同处理的模式进行开发，按处理器特性进行任务分配，实现硬件加速。

对于复杂算法的计算，GPU(Graphics Processing Unit，图形处理器)的高性能计算越来越受到关注。相较于CPU等通用处理器，GPU具有高效的并行计算能力以及高密集型运算能力非常适合深度学习的一些算法实现。

SPI(Serial Peripheral Interface，串行外设接口)是一种同步串行接口技术，是一种高速的、全双工、同步的通信总线，具有支持全双工通信、通信简单以及数据传输速率快等优点。

发明内容

本发明的目的是提供一种基于FPGA与GPU的Spike信号检测与分类装置，通过FPGA与GPU混合架构实现多通道Spike信号的实时检测和分类，且可根据通道数量可变需求进行灵活拓展，整个装置具有较强的信号实时并行处理能力和Spike信号检测与分类能力。

为实现上述发明目的，本发明提供一下技术方案：

一种基于FPGA与GPU的Spike信号检测与分类装置，包括：

FPGA，所述FPGA从前端信号采集芯片采集Spike信号数据后，对Spike信号数据进行通道数据拆分、封装、缓存后传输至GPU，信号数据封装时，采用信号数据格式包括数据包头位、时间戳位、封装数据位以及预留位，其中，封装数据位的位宽长度为(n*35+(nmod4))*16，n为Spike信号采集节点个数；

GPU，所述GPU对接收信号数据依次进行数据包校验、Spike信号提取和聚类。

本发明中，封装数据位的位宽长度限定为(n*35+(nmod4))*16，这样能够保证封装数据位可以随着数据长度进行适应性调整，以满足存储数据的需求，同时还要保证位宽长度为64的整数倍，保证数据的一致性，当存储的数据不能够填满长度时，剩多余的位采用0填写。

优选地，所述FPGA包括：

SPI接口模块，将前端信号采集芯片的差分信号线转换成单端信号线，并按SPI协议接收和发送交互数据；

数据整理模块，将通过SPI接口模块的接收的串行SPI格式数据进行解串，整理出各个采集通道的Spike信号数据；

数据封装模块，将每个采集通道的Spike信号数据封装成的数据包；

数据缓存模块，对封装的数据包进行缓存，通过PCI-E接口模块发送至GPU单元；

PCI-E接口模块，用于FPGA单元与GPU单元之间交互数据的传送。

优选地，所述FPGA还包括命令解析模块，用于解析来自于GPU的命令包，所述命令包包括FPGA的工作状态命令、前端信号采集芯片和FPGA的配置指令。

优选地，所述FPGA还包括采样时钟模块，用于依据从控制指令中获取的采样时钟参数生成采样时钟来控制前端信号采集芯片的采样时钟。

其中，所述信号数据格式中，包头位的位宽长度为64位，时间戳位的位宽长度为32位，预留位用于存储除Spike信号外的其他信号数据，位宽长度为160位。

优选地，所述GPU包括：

数据包接收、校验与解包模块，用于接收封装的数据包，并对数据包进行校验和按照通道数据和顺序进行解包和排列；

Spike信号提取模块，用于从解析的数据包中提取各通道的Spike信号，并传输至Spike信号聚类单元；

Spike信号聚类分析模块，用于对接收的Spike信号进行聚类分析；

控制命令及配置命令下发模块，用于下发FPGA运行的控制命令及前端信号采集芯片及FPGA的配置命令子至FPGA单元；

数据上传模块，用于上传聚类前后的Spike信号。

其中，所述控制命令和配置命令的命令数据格式包括：包头位、预留位、地址位以及命令数据位，所述预留位用于存储除命令数据外的其他数据。具体地，包头位的位宽长度为8位，预留位的位宽长度为6位，地址位的位宽长度为16位，命令数据位的位宽长度为32位。

优选地，所述基于FPGA与GPU的Spike信号检测与分类装置还包括上位机，接收GPU单元上传的Spike信号并实时显示，同时为用户提供配置命令和控制命令编辑接口，接收用户输入的配置命令和控制命令，并下发至GPU单元，所述配置命令采样率、高频滤波、低频滤波，所述控制命令包括开始、停止、通道数量、采样时钟。

与现有技术相比，本发明具有的有益效果至少包括：

本发明提供的基于FPGA与GPU的Spike信号检测与分类装置，通过FPGA实现多通道Spike信号的实时采集和预处理，同时配合GPU单元，利用GPU的强大处理器，实现对多通道Spike信号的并行检测和分类，能够在终端实现实时检测和分类，同时基于FPGA的特殊性并配合上位机提供的配置参数编辑接口，可以根据应用需求对Spike信号的采集通道和采集频率进行灵活配置，适应性更强。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动前提下，还可以根据这些附图获得其他附图。

图1是本发明实施例提供的基于FPGA与GPU的Spike信号检测与分类装置的硬件框图；

图2为本发明实施例提供的基于FPGA与GPU混合架构的可变通道Spike信号检测与分类硬件装置原理框图；

图3为本发明实施例提供的信号数据格式示意图；

图4为本发明实施例提供的命令数据格式示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不限定本发明的保护范围。

如图1所示实施例提供了一种基于FPGA与GPU的Spike信号检测与分类装置包括前端信号采集芯片110、FPGA 120与GPU 130构成以及上位机140。FPGA 110完成前端可变通道信号采集芯片输出SPI数据的采集；通道数据的提取与整理；数据打包并通过PCI-E总线发送给GPU；接收控制命令并下发信号采集芯片的配置参数。GPU完成预处理后数据包接收；数据包校验及解包；Spike信号提取；Spike信号聚类分析；下发控制命令及配置参数；上传原始数据及聚类结果。

具体地，前端信号采集芯片110数量可变，通过FPGA 120逻辑控制使电极通道数量范围在0～512之间可调，前端信号采集芯片110与FPGA120之间通过差分SPI串行总线互联，前端信号采集芯片同时采集多个电极通道的信号(0～512通道)，并打包成串行的SPI格式数据，FPGA 120为主端，前端信号采集芯片110为从端，FPGA 120通过MOSI(Mater OutSlave In)数据线发送命令，通过MISO(Mater In Slave Out)数据线接收采样数据。FPGA120与GPU 130之间通过PCI-E接口进行通讯。最终分类的Spike信号以及原始数据由GPU 130通过千兆以太网传输给上位机140。

图2所示的是基于FPGA和GPU的原理框图。FPGA 120包括SPI接口模块、数据整理模块、数据封装模块、数据缓存模块、PCI-E接口模块、命令解析模块、采样时钟模块。GPU 130包括数据包校验与解包模块、Spike信号提取模块、Spike信号聚类分析模块、控制命令及配置命令下发模块以及数据上传模块。

FPGA 120接收前端信号采集芯片110的差分信号，首先通过SPI接口模块进行差分转单端操作，之后按SPI协议进行数据解析，解析后的串行数据，在数据整理模块中进行数据解串操作，使数据变成16位并行数据，并按通道号进行排列，之后进行数据封装，为了保证数据在传输过程中的正确性，在数据封装模块给每个数据包添加数据校验位(数据包头位)、时间戳位等信息，具体地，可以采用如图3所示的信号数据格式进行数据封装，包头位的位宽长度为64位，时间戳位的位宽长度为32位，预留位用于存储除Spike信号外的其他信号数据，位宽长度为160位，封装数据位的位宽长度为(n*35+(nmod4))*16，n为Spike信号采集节点个数。一个前端采集芯片110上传的数据包括32通道和3个命令回应数据共35个16位数据，由于PCI-E传输接口为64位，为了保证数据的一致性，需要将数据包长度封装成64的倍数，多余的位采取填0操作。

封装好之后的数据包通过数据缓存模块中的FIFO、DDR等存储资源进行缓存，并通过PCI-E接口发送给GPU 130。GPU 130内部，接收到数据包后，按照协定好的格式进行数据校验和解包操作，提取有用的通道数据。之后，在Spike信号提取模块中采用自动阈值或手动阈值方法对Spike信号进行提取，在Spike信号聚类分析模块中采用k-mean等高效的Spike-sorting算法对提取出来的Spike信号进行聚类分析。最后，通过网络包的形式将聚类后的结果和原始数据上传给上位机140，并通过界面进行显示，

此外，上位机也可以通过人机交互将所需的配置参数及控制命令下发给GPU 130，并由GPU 130按协定好的命令数据格式通过PCI-E接口传递给FPGA 120。传递的命令分两种，一种是配置前端信号采集芯片120的相关参数的配置命令，配置命令包含采样率、高频滤波、低频滤波等配置参数；另一种是控制采样过程的控制命令，控制命令包括开始、停止、通道数量、采样时钟设置等命令。FPGA 120接收到命令后，通过命令解析模块进行解析，判断该命令是配置命令还是控制命令。如果是配置命令，则对命令数据进行串化处理，并通过SPI接口模块转化为最终的SPI差分数据发送给前端信号采集芯片110。如果是控制命令则直接交由本地其他模块进行处理，对于控制命令中的时钟参数，该时钟参数被传输至采样时钟模块，在采样时钟模块中生成采样时钟，并采样时钟经过SPI接口模块转化后差分数据后通过SPI MOSI输出至前端信号采集芯片110，其中，命令回应是通过PCI-E寄存器以及上传的数据包完成。本实施中，命令数据格式如图4所示，具体包括8位的包头位、6位的预留位、16位的地址位以及32位的命令数据位。

上述基于FPGA与GPU的Spike信号检测与分类装置，采用PCI-E、千兆以太网技术进行数据传输，数据传输具有稳定、可靠、高实时性的特点。采用FPGA和GPU混合架构，发挥FPGA与GPU的各自的优势，提高了数据并行处理能力，增强系统的实时性，具有高检测精度、高自动化程度、低功耗等特性。同时，通道数量可变，Spike信号提取方法可选，同时将原始数据上传到上位机中，具有很强的灵活性和可扩展能力。上述Spike信号检测与分类装置能够达到数据从采集到显示的实时性在100ms以内。

以上所述的具体实施方式对本发明的技术方案和有益效果进行了详细说明，应理解的是以上所述仅为本发明的最优选实施例，并不用于限制本发明，凡在本发明的原则范围内所做的任何修改、补充和等同替换等，均应包含在本发明的保护范围之内。

Claims

1.一种基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，包括：

FPGA，所述FPGA从前端信号采集芯片采集Spike信号数据后，对Spike信号数据进行通道数据拆分、封装、缓存后传输至GPU，信号数据封装时，采用信号数据格式包括数据包头位、时间戳位、封装数据位以及预留位；

GPU，所述GPU对接收信号数据依次进行数据包校验、Spike信号提取和聚类；

所述FPGA包括：

SPI接口模块，差分信号与单端信号的转换，并按SPI协议接收和发送交互数据；

数据整理模块，将通过SPI接口模块接收的串行SPI格式数据进行解串，整理出各个采集通道的Spike信号数据；

PCI-E接口模块，用于FPGA单元与GPU单元之间交互数据的传送。

2.如权利要求1所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，所述封装数据位的位宽长度为(n*35+(nmod4))*16，n为Spike信号采集节点个数。

3.如权利要求1所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，所述FPGA还包括命令解析模块，用于解析来自于GPU的命令包，所述命令包包括FPGA的工作状态命令、前端信号采集芯片和FPGA的配置指令。

4.如权利要求1或3所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，所述FPGA还包括采样时钟模块，用于依据从控制指令中获取的采样时钟参数生成采样时钟来控制前端信号采集芯片的采样时钟。

5.如权利要求1所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，所述信号数据格式中，包头位的位宽长度为64位，时间戳位的位宽长度为32位，预留位用于存储除Spike信号外的其他信号数据，位宽长度为160位。

6.如权利要求1所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，所述GPU包括：

Spike信号提取模块，用于从解析的数据包中提取各通道的Spike信号，并传输至Spike信号聚类模块；

控制命令及配置命令下发模块，用于下发FPGA运行的控制命令及前端信号采集芯片及FPGA的配置命令至FPGA单元；

数据上传模块，用于上传聚类前后的Spike信号。

7.如权利要求6所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，所述控制命令和配置命令的命令数据格式包括：包头位、预留位、地址位以及命令数据位，所述预留位用于存储除命令数据外的其他数据。

8.如权利要求7所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，命令数据格式中，包头位的位宽长度为8位，预留位的位宽长度为6位，地址位的位宽长度为16位，命令数据位的位宽长度为32位。

9.如权利要求1所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，还包括上位机，接收GPU单元上传的Spike信号并实时显示，同时为用户提供配置命令和控制命令编辑接口，接收用户输入的配置命令和控制命令，并下发至GPU单元，所述配置命令采样率、高频滤波、低频滤波，所述控制命令包括开始、停止、通道数量、采样时钟。