CN107290736A - 信号处理装置及超声信号处理系统 - Google Patents

信号处理装置及超声信号处理系统 Download PDF

Info

Publication number
CN107290736A
CN107290736A CN201710566867.7A CN201710566867A CN107290736A CN 107290736 A CN107290736 A CN 107290736A CN 201710566867 A CN201710566867 A CN 201710566867A CN 107290736 A CN107290736 A CN 107290736A
Authority
CN
China
Prior art keywords
circuit
signal
generating unit
data
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710566867.7A
Other languages
English (en)
Other versions
CN107290736B (zh
Inventor
孙世博
邵金华
孙锦
段后利
王强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Hisky Medical Technologies Co Ltd
Original Assignee
Wuxi Hisky Medical Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Hisky Medical Technologies Co Ltd filed Critical Wuxi Hisky Medical Technologies Co Ltd
Priority to CN201710566867.7A priority Critical patent/CN107290736B/zh
Publication of CN107290736A publication Critical patent/CN107290736A/zh
Application granted granted Critical
Publication of CN107290736B publication Critical patent/CN107290736B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/539—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 using analysis of echo signal for target characterisation; Target signature; Target cross-section
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种信号处理装置及超声信号处理系统，该装置包括：采集数据信息的信号采集电路；对数据信息进行解串操作的信号接收电路；信号接收电路包括：数据接收单元、时钟生成单元；数据接收单元与信号采集电路连接，用于接收信号采集电路采集到的数据信息；数据接收单元与时钟生成单元连接，用于获取时钟生成单元生成的时钟信息，根据时钟信息对接收到的数据信息进行解串操作；其中，数据信息包括位数至少为两位的数据信息。从而实现时钟信号由信号接收电路自身产生，节省该信号处理装置的时钟信号管脚数量，从而摆脱时钟信号管脚对信号接收电路接收数据信息量的制约，可以自由扩展其接收数据通道的数量，提升其对超声回波信号的处理能力。

Description

信号处理装置及超声信号处理系统
技术领域
本发明涉及信号处理技术，尤其涉及一种信号处理装置及超声信号处理系统。
背景技术
超声系统中对于超声探头所探测到的超声回波信号，需要对其进行信号处理，包括：采集该回波信号并对其进行解串操作等。所谓采集，就是由模数转换器(Analog toDigital Convertor，简称“ADC”)将模拟回波信号转换为数字回波信号，以二进制的数字信息串来标识回波信息中的信息。现有技术中常采用带有串行接口，例如，包含低电压差分信号(Low Voltage Differential Signal，简称“LVDS”)的ADC来完成对回波信号的信息采集；该串行高速串行接口，通常包括数据通道，位时钟通道，帧时钟通道。由该串行高速串行接口传递的信息需要由对应的串行接收处理器进行数据信息的接收和解串操作。解串就是对ADC中的串行接口传递的二进制数据信息进行位或帧的划分和识别。因此，串行接收处理器需要同时具备与串行接口相对应的数据通道，位时钟通道，帧时钟通道，从而正确接收并解串超声回波信号。
然而，串行接收处理器的时钟管脚资源有限，若要增加与串行接收处理器相连接的ADC的数量，则可能会因为串行接收处理器没有足够的时钟管脚而无法扩展串行接收处理器的数据处理能力，从而制约了串行接收处理器对超声回波信号处理效率的提高。
发明内容
为了解决背景技术中提到的串行接收处理器时钟管脚数量有限，制约其接收回波信息的数据量，使得该串行接收处理器的数据信息处理效率得不到提升的技术问题，本发明提供一种信号处理装置及超声信号处理系统，在该信号处理装置的信号采集电路中省略了时钟管脚，其不再向信号接收电路发送时钟信息，该时钟信息由信号接收电路自身产生，从而达到简化信号处理装置中的时钟管脚的硬件设计，使得串行接收处理器不受时钟管脚的数量制约而可以自由扩展其数据通道的数量，提升其对超声回波信号处理能力。
本发明提供一种信号处理装置，包括：
用于采集数据信息的信号采集电路；
用于对所述数据信息进行解串操作的信号接收电路；
所述信号接收电路包括：数据接收单元、时钟生成单元；
所述数据接收单元与所述信号采集电路连接，用于接收所述信号采集电路采集到的所述数据信息；
所述数据接收单元与所述时钟生成单元连接，用于获取所述时钟生成单元生成的时钟信息，根据所述时钟信息对接收到的所述数据信息进行解串操作；其中，所述数据信息包括位数至少为两位的数据信息。
可选的，所述信号采集电路包括：模数转换ADC电路、串行接口电路；
所述模数转换ADC电路与所述串行接口电路分别设置在同一电路板上，且两者电气相连接；或者，
所述串行接口电路集成在所述ADC电路的芯片内；
相应的，所述数据接收单元为串行接收电路。
可选的，所述时钟生成单元包括：
位时钟生成单元，和/或帧时钟生成单元；
所述位时钟生成单元，用于生成与所述信号采集电路采集一位数据信息所用时长相等的周期性位时钟信号；
所述帧时钟生成单元，用于根据所述信号采集电路的采样位数，以及所述信号采集电路采集一位数据信息所用时长，生成与所述采样位数×所述采集一位数据信息所用时长相等的周期性帧时钟信号。
可选的，所述串行接口电路包括：至少一个用于传递所述数据信息的数据端子，还包括：用于传输位时钟信号的位时钟端子；相应的，所述串行接收电路包括：位时钟信号接收端子；所述时钟生成单元包括：所述帧时钟生成单元；
所述串行接口电路中的每个所述数据端子与所述串行接收电路中的每个数据端子对应连接；
所述串行接口电路中的所述位时钟端子与所述串行接收电路中的所述位时钟信号接收端子对应连接，以使所述串行接收电路根据所述位时钟信号接收端子接收到的位时钟信号，以及根据所述帧时钟生成单元生成的所述帧时钟信号，对接收到的所述数据信息进行解串操作。
可选的，所述串行接口电路包括：至少一个用于传递所述数据信息的数据端子，还包括：用于传输帧时钟信号的帧时钟端子；相应的，所述串行接收电路包括：帧时钟信号接收端子；所述时钟生成单元包括：所述位时钟生成单元；
所述串行接口电路中的每个所述数据端子与所述串行接收电路中的每个数据端子对应连接；
所述串行接口电路中的所述帧时钟端子与所述串行接收电路中的所述帧时钟信号接收端子对应连接，以使所述串行接收电路根据所述帧时钟信号接收端子接收到的帧时钟信号，以及根据所述位时钟生成单元生成的所述位时钟信号，对接收到的所述数据信息进行解串操作。
可选的，所述串行接口电路包括：至少一个用于传递所述数据信息的数据端子；所述时钟生成单元包括：所述位时钟生成单元和所述帧时钟生成单元；
所述串行接口电路中的每个所述数据端子与所述串行接收电路中的每个数据端子对应连接，以使所述串行接收电路根据所述位时钟生成单元生成的所述位时钟信号，以及所述帧时钟生成单元生成的所述帧时钟信号，对接收到的所述数据信息进行解串操作。
可选的，所述信号采集电路，和/或所述信号接收电路为现场可编程门阵列FPGA、专用集成电路ASIC、或包含有串行接口标准的任意电子电路。
可选的，所述帧时钟生成单元与所述位时钟生成单元连接，以使所述帧时钟生成单元对所述位时钟信号进行分频，得到所述帧时钟信号；或者，
所述帧时钟生成单元为锁相环PLL电路，或者，
所述帧时钟生成单元与向所述信号接收电路提供系统时钟的时钟单元连接，以使所述帧时钟生成单元根据所述系统时钟生成所述帧时钟信号。
可选的，所述信号采集电路采集所述数据信息的数据端子的位数范围为2位至1024位。
可选的，所述信号采集电路的采样位数的位数范围为2位至64位数据信息。
可选的，所述采样位数为单个所述数据端子传递的串行数据信息的位数，或者所述采样位数为多个所述数据端子并行传递的数据信息的位数。
本发明还提供一种超声信号处理系统，包括：超声探头、回波信号处理装置；
所述回波信号处理装置包括上述任一项所述的信号处理装置，所述回波信号处理装置与所述超声探头连接，用于采集所述超声探头传递的回波信号并对所述回波信号进行解串操作。
本发明的信号处理装置及超声信号处理系统，该信号处理装置包括：采集数据信息的信号采集电路；用于对数据信息进行解串操作的信号接收电路；其中，信号接收电路包括：数据接收单元、时钟生成单元；数据接收单元与信号采集电路连接，用于接收信号采集电路采集到的数据信息；数据接收单元与时钟生成单元连接，用于获取时钟生成单元生成的时钟信息，根据时钟信息对接收到的数据信息进行解串操作；其中，数据信息包括位数至少为两位的数据信息。从而实现时钟信号由信号接收电路自身产生，节省该信号处理装置的时钟信号管脚数量，从而摆脱时钟信号管脚对信号接收电路接收数据信息量的制约，可以自由扩展其接收数据通道的数量，提升其对超声回波信号处理能力。
附图说明
图1为一示例性实施例示出的本发明信号处理装置的结构示意图；
图2a为另一示例性实施例示出的本发明信号处理装置的结构示意图；
图2b为另一示例性实施例示出的本发明信号处理装置的结构示意图；
图3为另一示例性实施例示出的本发明信号处理装置的结构示意图；
图4为本发明信号处理装置的数据信息与时钟信息的时序关系图；
图5为另一示例性实施例示出的本发明信号处理装置的结构示意图；
图6为图5所示实施例的数据信息与时钟信息的时序关系图；
图7为另一示例性实施例示出的本发明信号处理装置的结构示意图；
图8为图7所示实施例的数据信息与时钟信息的时序关系图；
图9为另一示例性实施例示出的本发明信号处理装置的结构示意图；
图10为图9所示实施例的数据信息与时钟信息的时序关系图；
图11为一示例性实施例示出的本发明超声信号处理系统的结构示意图。
附图标记：信号处理装置1、信号采集电路11、ADC电路111、串行接口电路112、信号接收电路12、数据接收单元(串行接收电路)121、时钟生成单元122、位时钟生成单元1221、帧时钟生成单元1222、数据端子a、位时钟端子b、位时钟信号接收端子b’、帧时钟端子c、帧时钟信号接收端子c’、超声探头2、回波信号处理装置3。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为一示例性实施例示出的本发明信号处理装置的结构示意图，如图1所示，本发明的信号处理装置1，包括：用于采集数据信息的信号采集电路11；用于对数据信息进行解串操作的信号接收电路12；信号接收电路12包括：数据接收单元121、时钟生成单元122；数据接收单元121与信号采集电路11连接，用于接收信号采集电路11采集到的数据信息；数据接收单元121与时钟生成单元122连接，用于获取时钟生成单元122生成的时钟信息，根据时钟信息对接收到的数据信息进行解串操作；其中，数据信息包括位数至少为两位的数据信息。
具体的，所谓数据信息为信号采集电路11发送的二进制(以0、1表示的)数字串，这些数字串由与该信号采集电路11连接的信号接收电路12进行接收并进行解串操作。所谓解串操作为信号接收电路12根据给定的时钟信息对连续的数字串进行划分和识别的操作，从而使得连续的数字串具有特定的信息含义。本实施例中，提供给信号接收电路12进行解串操作的时钟信息由该信号接收电路12自身产生，具体是由其内的时钟生成单元122生成该时钟信息，从而实现对信号接收电路12内的数据接收单元121接收到的二进制数字串进行解串操作。
由于时钟信息可以由信号接收电路12自身产生，而不再如现有技术中依赖信号采集电路11发送该时钟信息，从而可以节省信号接收电路12用于接收信号采集电路11发送时钟信息的时钟管脚资源，根据本实施例提供的方案，本领域技术人员可以将信号接收电路12中的时钟管脚资源与其他需要时钟信号通讯的电路连接，或者可以去除信号接收电路12中的时钟管脚的设置，从而简化硬件设计，增加电路集成度。
本实施例的信号处理装置，包括采集数据信息的信号采集电路；用于对数据信息进行解串操作的信号接收电路；其中，信号接收电路包括：数据接收单元、时钟生成单元；数据接收单元与信号采集电路连接，用于接收信号采集电路采集到的数据信息；数据接收单元与时钟生成单元连接，用于获取时钟生成单元生成的时钟信息，根据时钟信息对接收到的数据信息进行解串操作；其中，数据信息包括位数至少为两位的数据信息。实现时钟信号由信号接收电路自身产生，节省该信号处理装置的时钟信号管脚数量，从而摆脱时钟信号管脚对信号接收电路接收数据信息量的制约，可以自由扩展其接收数据通道的数量，提升其对超声回波信号处理能力。
图2a和图2b为另一示例性实施例示出的本发明信号处理装置的结构示意图；如图2a或图2b所示，在上述实施例的基础上，该信号采集电路11可以包括：模数转换ADC电路111、串行接口电路112；模数转换ADC电路111与串行接口电路112分别设置在同一电路板上，且两者电气相连接(如图2a所示)，也就是说，ADC电路111与串行接口电路112是两个分体的电路模块，在同一电路板上将两者的对应接线端子相连接。
或者，串行接口电路112集成在ADC电路111的芯片内(如图2b所示)，串行接口电路112成为ADC电路111芯片内的一部分电路，提供高速串行数据的传输。相应的，与串行接口电路对应的数据接收单元121可以为串行接收电路121，以接收由ADC电路111的串行接口电路112发送的数据信息。需要说明的是，串行接口电路112、串行接收电路121中的串行为一种符合串行电平标准的传输接口，其提供数据信息的串行传输，具体采用哪种串行接口可由本领域技术人员根据信号处理装置的特性自行进行确定，例如，在超声波系统中常采用高速串行接口、低电压差分信号LVDS串行接口对超声回波信号进行信号传输等，本实施例对串行接口的具体类型不作限定。
图3为另一示例性实施例示出的本发明信号处理装置的结构示意图；如图3所示，在上述实施例的基础上，时钟生成单元122可以包括：位时钟生成单元1221，和/或帧时钟生成单元1222。
位时钟生成单元1221，用于生成与信号采集电路11采集一位数据信息所用时长相等的周期性位时钟信号。
帧时钟生成单元1222，用于根据信号采集电路11的采样位数，以及信号采集电路11采集一位数据信息所用时长，生成与采样位数×采集一位数据信息所用时长相等的周期性帧时钟信号。
图4为本发明信号处理装置的数据信息与时钟信息的时序关系图，如图4所示，串行接收电路121接收到连续的二进制的数据信息，其根据位时钟生成单元1221生成的周期性位时钟信号，同步该二进制数据信息的每个bit位，并根据信号采集电路11的采样位数确定帧时钟信号的周期时长。图4时序关系图中的圆圈中的数字表示的是位时钟的标号，三角中的数字表示的是帧时钟的标号。以超声波信号采集为例，假设采样位数为3位，超声回波信号经过采集后，有两个采样点，分别是图示的二进制数据010(十进制表示为2)和011(十进制表示为3)。
图5为另一示例性实施例示出的本发明信号处理装置的结构示意图；图6为图5所示实施例的数据信息与时钟信息的时序关系图；如图5和图6所示，在上述实施例的基础上，串行接口电路112包括：至少一个用于传递数据信息的数据端子a(图5给出了一个8位数据通道的ADC电路的例子)，还包括：用于传输位时钟信号的位时钟端子b；相应的，串行接收电路121包括：位时钟信号接收端子b’；时钟生成单元122包括：帧时钟生成单元1222；
串行接口电路112中的每个数据端子a与串行接收电路121中的每个数据端子a对应连接；
串行接口电路112中的位时钟端子b与串行接收电路121中的位时钟信号接收端子b’对应连接，以使串行接收电路121根据位时钟信号接收端子b’接收到的位时钟信号，以及根据帧时钟生成单元1222生成的帧时钟信号，对接收到的数据信息进行解串操作。
如图6所示，串行接收电路121接收来自ADC电路111的串行接口电路112发送的数据信息，该数据信息可以是串行接口电路112中某数据通道#n(a1～a8)的数据，还接收串行接口电路112中位时钟端子b发送的位时钟信号。串行接收电路121利用位时钟信号接收端子b’接收到的该位时钟信号，以及帧时钟生成单元1222生成的帧时钟信号对数据通道#n的数据信息进行位解串和帧解串。
图7为另一示例性实施例示出的本发明信号处理装置的结构示意图；图8为图7所示实施例的数据信息与时钟信息的时序关系图；如图7和图8所示，在上述实施例的基础上，串行接口电路112包括：至少一个用于传递数据信息的数据端子a，还包括：用于传输帧时钟信号的帧时钟端子c；相应的，串行接收电路121包括：帧时钟信号接收端子c’；时钟生成单元122包括：位时钟生成单元1221；
串行接口电路112中的每个数据端子a与串行接收电路121中的每个数据端子a对应连接；
串行接口电路112中的帧时钟端子c与串行接收电路121中的帧时钟信号接收端子c’对应连接，以使串行接收电路121根据帧时钟信号接收端子c’接收到的帧时钟信号，以及根据位时钟生成单元1221生成的位时钟信号，对接收到的数据信息进行解串操作。
如图8所示，串行接收电路121接收来自ADC电路111的串行接口电路112发送的数据信息，该数据信息可以是串行接口电路112中某数据通道#n(a1～a8)的数据，还接收串行接口电路112中帧时钟端子c发送的帧时钟信号。串行接收电路121利用帧时钟信号接收端子c’接收到的该帧时钟信号，以及位时钟生成单元1221生成的位时钟信号对数据通道#n的数据信息进行位解串和帧解串。
图9为另一示例性实施例示出的本发明信号处理装置的结构示意图；图10为图9所示实施例的数据信息与时钟信息的时序关系图；如图9和图10所示，在上述实施例的基础上，串行接口电路112包括：至少一个用于传递数据信息的数据端子a；时钟生成单元122包括：位时钟生成单元1221和帧时钟生成单元1222；
串行接口电路112中的每个数据端子a与串行接收电路121中的每个数据端子a对应连接，以使串行接收电路121根据位时钟生成单元1221生成的位时钟信号，以及帧时钟生成单元1222生成的帧时钟信号，对接收到的数据信息进行解串操作。
如图10所示，串行接收电路121接收来自ADC电路111的串行接口电路112发送的数据信息，该数据信息可以是串行接口电路112中某数据通道#n(a1～a8)的数据，串行接收电路121根据位时钟生成单元1221生成的位时钟信号，以及帧时钟生成单元1222生成的帧时钟信号对数据通道#n的数据信息进行位解串和帧解串，不用再依赖位时钟信号接收端子b’或是帧时钟信号接收端子c’接收来自ADC电路111的时钟信号，简化了信号处理装置1的硬件设计，节省串行接收电路121中的稀少、宝贵的时钟管脚资源，对于超声系统来说，为进一步增加超声系统中的通道数提供了可能。其中，在串行接收电路121的硬件中可以保留位时钟信号接收端子b’、帧时钟信号接收端子c’使其与其他芯片的时钟信号管脚连接，以接收特定的时钟信号；也可以去除位时钟信号接收端子b’、帧时钟信号接收端子c’的时钟管脚，从而简化硬件设计，增加电路集成度。
可选的，信号采集电路11，和/或信号接收电路12为现场可编程门阵列(FieldProgrammable Gate Array，简称“FPGA”)、专用集成电路(Application SpecificIntegrated Circuit，简称“ASIC”)、或包含有串行接口标准的任意电子电路。
可选的，帧时钟生成单元1222与位时钟生成单元1221连接，以使帧时钟生成单元1222对位时钟信号进行分频，得到帧时钟信号；或者，
帧时钟生成单元1222为锁相环电路(Phase Locked Loop，简称“PLL”)，或者，
帧时钟生成单元1222与向信号接收电路12提供系统时钟的时钟单元连接，以使帧时钟生成单元1222根据系统时钟生成帧时钟信号。
需要注意的是，在信号接收电路12内部产生的位时钟信号、帧时钟信号与信号采集电路11发送的时钟信号是具有相同性质的位时钟、帧时钟信号，以保证解串的正确性。
可选的，信号采集电路11采集数据信息的数据端子a的位数范围为2位至1024位。
可选的，信号采集电路11的采样位数的位数范围为2位至64位数据信息。
可选的，采样位数为单个数据端子a传递的串行数据信息的位数，或者采样位数为多个数据端子a并行传递的数据信息的位数。
图11为一示例性实施例示出的本发明超声信号处理系统的结构示意图，如图11所示，本实施例提供一种超声信号处理系统，包括：超声探头2、回波信号处理装置3；回波信号处理装置3包括上述任一实施例所述的信号处理装置1，回波信号处理装置3与超声探头2连接，用于采集超声探头2传递的回波信号并对回波信号进行解串操作。其中，回波信号处理装置3中用于数据信息传输的接口可以为LVDS高速串行接口。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种信号处理装置，其特征在于，包括：
用于采集数据信息的信号采集电路；
用于对所述数据信息进行解串操作的信号接收电路；
所述信号接收电路包括：数据接收单元、时钟生成单元；
所述数据接收单元与所述信号采集电路连接，用于接收所述信号采集电路采集到的所述数据信息；
所述数据接收单元与所述时钟生成单元连接，用于获取所述时钟生成单元生成的时钟信息，根据所述时钟信息对接收到的所述数据信息进行解串操作；其中，所述数据信息包括位数至少为两位的数据信息。
2.根据权利要求1所述的装置，其特征在于，所述信号采集电路包括：模数转换ADC电路、串行接口电路；
所述模数转换ADC电路与所述串行接口电路分别设置在同一电路板上，且两者电气相连接；或者，
所述串行接口电路集成在所述ADC电路的芯片内；
相应的，所述数据接收单元为串行接收电路。
3.根据权利要求2所述的装置，其特征在于，所述时钟生成单元包括：
位时钟生成单元，和/或帧时钟生成单元；
所述位时钟生成单元，用于生成与所述信号采集电路采集一位数据信息所用时长相等的周期性位时钟信号；
所述帧时钟生成单元，用于根据所述信号采集电路的采样位数，以及所述信号采集电路采集一位数据信息所用时长，生成与所述采样位数×所述采集一位数据信息所用时长相等的周期性帧时钟信号。
4.根据权利要求3所述的装置，其特征在于，所述串行接口电路包括：至少一个用于传递所述数据信息的数据端子，还包括：用于传输位时钟信号的位时钟端子；相应的，所述串行接收电路包括：位时钟信号接收端子；所述时钟生成单元包括：所述帧时钟生成单元；
所述串行接口电路中的每个所述数据端子与所述串行接收电路中的每个数据端子对应连接；
所述串行接口电路中的所述位时钟端子与所述串行接收电路中的所述位时钟信号接收端子对应连接，以使所述串行接收电路根据所述位时钟信号接收端子接收到的位时钟信号，以及根据所述帧时钟生成单元生成的所述帧时钟信号，对接收到的所述数据信息进行解串操作。
5.根据权利要求3所述的装置，其特征在于，所述串行接口电路包括：至少一个用于传递所述数据信息的数据端子，还包括：用于传输帧时钟信号的帧时钟端子；相应的，所述串行接收电路包括：帧时钟信号接收端子；所述时钟生成单元包括：所述位时钟生成单元；
所述串行接口电路中的每个所述数据端子与所述串行接收电路中的每个数据端子对应连接；
所述串行接口电路中的所述帧时钟端子与所述串行接收电路中的所述帧时钟信号接收端子对应连接，以使所述串行接收电路根据所述帧时钟信号接收端子接收到的帧时钟信号，以及根据所述位时钟生成单元生成的所述位时钟信号，对接收到的所述数据信息进行解串操作。
6.根据权利要求3所述的装置，其特征在于，所述串行接口电路包括：至少一个用于传递所述数据信息的数据端子；所述时钟生成单元包括：所述位时钟生成单元和所述帧时钟生成单元；
所述串行接口电路中的每个所述数据端子与所述串行接收电路中的每个数据端子对应连接，以使所述串行接收电路根据所述位时钟生成单元生成的所述位时钟信号，以及所述帧时钟生成单元生成的所述帧时钟信号，对接收到的所述数据信息进行解串操作。
7.根据权利要求1～6任一项所述的装置，其特征在于，所述信号采集电路，和/或所述信号接收电路为现场可编程门阵列FPGA、专用集成电路ASIC、或包含有串行接口标准的任意电子电路。
8.根据权利要求3～6任一项所述的装置，其特征在于，
所述帧时钟生成单元与所述位时钟生成单元连接，以使所述帧时钟生成单元对所述位时钟信号进行分频，得到所述帧时钟信号；或者，
所述帧时钟生成单元为锁相环PLL电路，或者，
所述帧时钟生成单元与向所述信号接收电路提供系统时钟的时钟单元连接，以使所述帧时钟生成单元根据所述系统时钟生成所述帧时钟信号。
9.根据权利要求4所述的装置，其特征在于，所述信号采集电路采集所述数据信息的数据端子的位数范围为2位至1024位。
10.根据权利要求9所述的装置，其特征在于，所述信号采集电路的采样位数的位数范围为2位至64位数据信息。
11.根据权利要求10所述的装置，其特征在于，所述采样位数为单个所述数据端子传递的串行数据信息的位数，或者所述采样位数为多个所述数据端子并行传递的数据信息的位数。
12.一种超声信号处理系统，其特征在于，包括：超声探头、回波信号处理装置；
所述回波信号处理装置包括权利要求1至11中的任一项所述的信号处理装置，所述回波信号处理装置与所述超声探头连接，用于采集所述超声探头传递的回波信号并对所述回波信号进行解串操作。
CN201710566867.7A 2017-07-12 2017-07-12 信号处理装置及超声信号处理系统 Active CN107290736B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710566867.7A CN107290736B (zh) 2017-07-12 2017-07-12 信号处理装置及超声信号处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710566867.7A CN107290736B (zh) 2017-07-12 2017-07-12 信号处理装置及超声信号处理系统

Publications (2)

Publication Number Publication Date
CN107290736A true CN107290736A (zh) 2017-10-24
CN107290736B CN107290736B (zh) 2023-06-13

Family

ID=60101141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710566867.7A Active CN107290736B (zh) 2017-07-12 2017-07-12 信号处理装置及超声信号处理系统

Country Status (1)

Country Link
CN (1) CN107290736B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111479514A (zh) * 2017-11-15 2020-07-31 蝴蝶网络有限公司 超声设备和用于制造超声装置的方法
CN114024609A (zh) * 2021-11-11 2022-02-08 中国电子科技集团公司第三十八研究所 一种基于serdes的数据复合时序传输方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006262154A (ja) * 2005-03-17 2006-09-28 Fuji Xerox Co Ltd 情報処理装置、システムおよび情報処理方法
CN101738610A (zh) * 2009-10-16 2010-06-16 西安电子科技大学 高速多通道激光回波并行采集处理装置
CN103473201A (zh) * 2013-08-30 2013-12-25 深圳先进技术研究院 基于usb3.0的超声数据处理及传输装置和方法、超声诊断系统
CN105515610A (zh) * 2015-11-20 2016-04-20 中国电子科技集团公司第三十八研究所 一种数字接收机模块及其信号处理方法与射频卡布线方法
CN206920601U (zh) * 2017-07-12 2018-01-23 无锡海斯凯尔医学技术有限公司 信号处理装置及超声信号处理系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006262154A (ja) * 2005-03-17 2006-09-28 Fuji Xerox Co Ltd 情報処理装置、システムおよび情報処理方法
CN101738610A (zh) * 2009-10-16 2010-06-16 西安电子科技大学 高速多通道激光回波并行采集处理装置
CN103473201A (zh) * 2013-08-30 2013-12-25 深圳先进技术研究院 基于usb3.0的超声数据处理及传输装置和方法、超声诊断系统
CN105515610A (zh) * 2015-11-20 2016-04-20 中国电子科技集团公司第三十八研究所 一种数字接收机模块及其信号处理方法与射频卡布线方法
CN206920601U (zh) * 2017-07-12 2018-01-23 无锡海斯凯尔医学技术有限公司 信号处理装置及超声信号处理系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111479514A (zh) * 2017-11-15 2020-07-31 蝴蝶网络有限公司 超声设备和用于制造超声装置的方法
CN114024609A (zh) * 2021-11-11 2022-02-08 中国电子科技集团公司第三十八研究所 一种基于serdes的数据复合时序传输方法

Also Published As

Publication number Publication date
CN107290736B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
CN104954096B (zh) 一种一主多从的高速同步串行通信数据传输方法
CN102437852A (zh) 一种利用低速ADC实现2.5GSa/s数据采集电路及方法
CN103888147B (zh) 一种串行转并行转换电路和转换器以及转换系统
CN107290736A (zh) 信号处理装置及超声信号处理系统
CN107534548A (zh) 用于基于脉冲的多线链路的时钟和数据恢复
CN104992650A (zh) Mipi信号自动测试方法和装置
CN206920601U (zh) 信号处理装置及超声信号处理系统
CN100546361C (zh) 一种高速并串数据转换系统
CN104361373A (zh) 一种射频信号的采集与处理方法
CN110988605B (zh) 一种故障录波采样系统及采样方法
CN201698207U (zh) 基于fpga的模拟量采集模块
CN201763321U (zh) 一种井斜方位测井仪
CN108268416B (zh) 一种异步接口转同步接口控制电路
CN101997543B (zh) 鉴频器及实现鉴频的方法
CN110365710A (zh) 多协议聚合传输装置、系统及方法
CN102014216A (zh) 一种公共电话交换网信道传输时延的检测方法与装置
CN201918981U (zh) 双相哈佛码总线信号编解码电路
CN108665972A (zh) 一种pet电子学数据处理方法及pet电子学系统
CN101320054B (zh) 信号发生器输出示波器所采集信号的方法和装置
CN104348468A (zh) 一种脉宽自适应单总线接收器
CN105353322A (zh) 一种基于fpga和dsp的高精度数字电源数据采集系统
CN203606798U (zh) 电磁笔和电磁触控接收装置
CN106021144A (zh) 基带芯片输入缓冲方法
CN211086487U (zh) 智能电网数据采集的故障检测终端
CN109116078A (zh) 一种具有高速串行协议触发和解码功能的数字存储示波器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant