CN106021144A - 基带芯片输入缓冲方法 - Google Patents

基带芯片输入缓冲方法 Download PDF

Info

Publication number
CN106021144A
CN106021144A CN201610342040.3A CN201610342040A CN106021144A CN 106021144 A CN106021144 A CN 106021144A CN 201610342040 A CN201610342040 A CN 201610342040A CN 106021144 A CN106021144 A CN 106021144A
Authority
CN
China
Prior art keywords
data
input
input buffer
buffer circuit
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610342040.3A
Other languages
English (en)
Other versions
CN106021144B (zh
Inventor
蒋友邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 10 Research Institute
Original Assignee
CETC 10 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 10 Research Institute filed Critical CETC 10 Research Institute
Priority to CN201610342040.3A priority Critical patent/CN106021144B/zh
Publication of CN106021144A publication Critical patent/CN106021144A/zh
Application granted granted Critical
Publication of CN106021144B publication Critical patent/CN106021144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明提出的一种基带芯片输入缓冲方法，旨在提供一种接口时序简单，具有很强健壮性和可恢复性的基带芯片输入缓冲方法。本发明通过下述技术方案予以实现：基带处理芯片外部输入的遥测传送帧按照帧间离散，帧内连续的传输规则，通过3根单端线串行输入到数据采集电路，采用多点检测的方式检测时钟跳变沿；采集数据在写控制逻辑模块控制下按编排规则写入数据存储模块，当数据存储模块中数据存储量超过预设门限时，输出高电平指示信号；与输入缓冲电路相连的后一级处理模块检测到该高电平指示信号，根据调制速率与处理速率匹配情况向输入缓冲电路给出请求脉冲；输入缓冲电路若正在输出数据，则不响应该请求，否则，从数据存储模块中读出一帧数据按照约定输出格式串行输出。

Description

基带芯片输入缓冲方法
技术领域
本发明涉及飞行器测控领域中，关于飞行器基带芯片接收输入遥测数据的缓冲器。
背景技术
在飞行器测控通信电路中，飞行器遥测数据下发的一般处理步骤是由应用层生成遥测数据帧，然后根据传送帧长分段，送入基带芯片进行编码，并在基带芯片内最终组成遥测测量帧后调制发送。通常情况下，应用层处理和基带处理速率不匹配，并且一般分属于两个不同的硬件，所以在这两层之间需要考虑数据交互问题。一般有两种交互方式：
第一种是基于循环缓冲区的数据交互，应用层只需要判断基带芯片输入缓冲区空满状态，符合条件直接输入传送帧即可，这种方式实现简单，具有高效的数据交互和很强的缓冲能力，在目前各类通信系统不同层次之间的通信交互中广泛应用，但缺点是对工作环境，硬件的稳定性要求较高，并且出错后难以发现和恢复。
第二种是基于乒乓结构的数据交互，基带处理使用两个存储区分别一读一写，应用层检测存储状态，决定是否进行写入到指定的存储区，这种方式能够实现不冲突交互，具有很好的防错写可恢复的特点，但存在时序设计复杂，接口交互复杂，适应速率低的特点。
第一种方法应用于地面测控站基带处理是一种优选方法，但相比之下，飞行器在飞行过程中,遥测系统各种信号的输入和输出受到外界和自身的电磁，震动，加速度，温度，宇宙辐射等各种干扰的影响很大，严重影响到测量数据的正确传输，所以该方法可靠性差不宜采用；而第二种方法虽然可靠，但时序设计和接口交互都较为复杂，占用资源较多，尤其适应速率太低是瓶颈。如何设计合理的基带芯片输入缓冲方法，实现资源节约且简单健壮的接口，高效且稳定可靠的层间数据交互，是飞行器基带芯片设计的一个难点。
发明内容
本发明针对上述现有技术存在的不足之处，提供一种接口时序简单，可靠性高，缓冲能力强，具有很强健壮性和可恢复性的基带芯片输入缓冲方法。
本发明的上述目的可以通过下述技术方案予以实现：一种基带芯片输入缓冲方法，其特征在于包括如下步骤：在输入缓冲电路中设置数据采集电路、数据存储模块、初始化逻辑模块和写控制逻辑模块；基带处理芯片外部输入的遥测传送帧按照帧间离散，帧内连续的传输规则，通过3根单端线串行输入到数据采集电路，数据采集电路采用多点检测的方式检测输入时钟跳变沿，获得采集数据，完成接口处理；采集数据在写控制逻辑模块控制下按编排规则写入数据存储模块，当数据存储模块中数据存储量超过预设门限时，输出ready高电平指示信号；与输入缓冲电路相连的后一级处理模块检测ready高电平指示信号，然后根据调制速率与处理速率匹配情况，向输入缓冲电路给出请求脉冲；输入缓冲电路若正在输出数据，则不响应该请求，否则，从数据存储模块中读出一帧数据按照约定输出格式串行输出。
本发明相比于现有技术具有如下有益效果：
接口时序简单。本发明基带处理芯片外部输入和缓冲电路内部输出均采用3根单端线串行传输方式，外部输入的遥测传送帧，在数据采集电路中完成接口处理，实现以内部系统时钟驱动获得采集数据，简化了接口设计和接口时序，尤其采用帧间离散，帧内连续的方式串行接收芯片外部输入遥测数据，管脚占用少，结构更简单。
可靠性高。数据采集电路采用多点检测的方式检测时钟跳变沿，能够在获得最佳采样时刻的同时，有效的消除各种原因带来的输入毛刺；数据存储采用专门的写控制逻辑设计，能够实现不论芯片外部任何原因带来的错误写入都不会影响到后续正确的传送帧写入，从而提高了可靠性。
缓冲能力强。输入缓冲电路缓冲区实际使用大小设计为不大于实际物理存储空间的遥测传送帧长的最大整倍数，能够极大化利用物理存储空间，缓冲能力强。
强健壮性和可恢复性。在重新配置，或异常抖动而导致工作参数变化时，缓冲电路会自动初始化各寄存器状态，丢弃缓冲区无效数据，能实现以最快速度从异常中恢复，并响应正确的配置。
附图说明
下面结合附图和具体实施方式对本方法进一步说明。
图1是本发明基带芯片输入缓冲电路原理框图。
图2是图1输入缓冲电路串行输入时序图。
图3是图1输入缓冲电路串行输出时序图。
具体实施方式
参阅图1。在以下描述的实施例中，在输入缓冲电路中设有数据采集电路、数据存储模块、初始化逻辑模块和写控制逻辑模块；基带处理芯片外部输入的遥测传送帧按照帧间离散，帧内连续的传输规则，通过3根单端线串行输入到数据采集电路，数据采集电路采用多点检测的方式检测输入时钟跳变沿，获得采集数据，完成接口处理；采集数据在写控制逻辑模块控制下按编排规则写入数据存储模块，当数据存储模块中数据存储量超过预设门限时，输出ready高电平指示信号；与输入缓冲电路相连的后一级处理模块检测到该高电平指示信号，然后根据调制速率与处理速率匹配情况向输入缓冲电路给出请求脉冲；输入缓冲电路若正在输出数据，则不响应该请求，否则，从数据存储模块中读出一帧数据按照约定输出格式串行输出。
参阅图2。输入缓冲电路对基带处理芯片外部输入接口所涉及的3根单端线传输约定为，占空比50％的输入采样钟BIT_CLK下降沿与输入数据BIT_IN，输入使能BIT_CE的切换沿对齐；基带处理芯片外部处理模块检测到芯片输入缓冲电路存储状态指示buf_state若为低电平非满，则按照帧间离散，帧内连续的传输规则向芯片输入缓冲电路输入串行遥测传送帧。
数据采集电路使用芯片内部高频系统钟检测低频外部输入时钟上升沿，并采用多点检测方法以检测到“011”作为真实的上升沿的判据，在检测到上升沿的时隙寄存经过同步延迟的输入数据BIT_IN作为采样值，寄存经过同步延迟的输入使能BIT_CE作为有效性指示采样值，从而在获得最佳采样时刻的同时有效的消除毛刺。
输入缓冲电路输出到后级模块采用握手式交互方式进行，当数据存储模块中缓冲数据数目大于一帧长度，则输出有数据指示frame_rdy为高电平通知后级模块；此后输入缓冲电路若检测到后级模块的取数脉冲get_en，如果当前为输出状态，则不响应请求而继续完成数据输出，否则按照串行输出时序约定，以读指针rdptr所指向的存储区地址开始，启动一帧数据输出过程。
输入缓冲电路收到外部复位、传送帧长重新配置、传送帧长因异常错误而发生改变时，均产生本地复位信号对相关寄存器进行初始化，其中，输入缓冲电路将读指针rdptr，写指针wrptr初始化为指向存储区首地址，下一帧基地址next_base初始化为指向存储区首地址，存储区真实使用容量use_size初始化为物理存储大小，丢弃已存数据，以实现对新配置或异常解除后对新需求的最快响应。
输入缓冲电路写控制逻辑检测到外部传送帧输入启动时，置写指针wrptr为下一帧基地址next_base的值并开始写入，同时更新下一帧基地址next_base，更新规则为：若更新后小于存储区物理大小，则更新为当前值加一帧长度后的地址；反之，则更新为指向存储区首地址，并且更新存储区真实使用容量use_size为当前的下一帧基地址next_base的数值，输入缓冲电路的存储区容量Buse通过下式计算：
其中，Lf为遥测传送帧长，Bph为存储区物理大小。

Claims (7)

1.一种基带芯片输入缓冲方法，其特征在于包括如下步骤：在输入缓冲电路中设置数据采集电路、数据存储模块、初始化逻辑模块和写控制逻辑模块；基带处理芯片外部输入的遥测传送帧按照帧间离散，帧内连续的传输规则，通过3根单端线串行输入到数据采集电路，数据采集电路采用多点检测的方式检测输入时钟跳变沿，获得采集数据，完成接口处理；采集数据在写控制逻辑模块控制下按编排规则写入数据存储模块，当数据存储模块中数据存储量超过预设门限时，输出ready高电平指示信号；与输入缓冲电路相连的后一级处理模块检测ready高电平指示信号，然后根据调制速率与处理速率匹配情况，向输入缓冲电路给出请求脉冲；输入缓冲电路若正在输出数据，则不响应该请求，否则，从数据存储模块中读出一帧数据按照约定输出格式串行输出。
2.按权利要求1所述的基带芯片输入缓冲方法，其特征在于：输入缓冲电路对基带处理芯片外部输入接口所涉及的3根单端线传输规则约定为：占空比50％的输入采样钟BIT_CLK下降沿与输入数据BIT_IN，输入使能BIT_CE的切换沿对齐；基带处理芯片外部处理模块检测到芯片输入缓冲电路存储状态指示buf_state若为低电平非满，则按照帧间离散，帧内连续的传输规则向芯片输入缓冲电路输入串行遥测传送帧。
3.按权利要求1所述的基带芯片输入缓冲方法，其特征在于：数据采集电路使用基带处理芯片内部高频系统钟检测低频外部输入时钟上升沿，并采用多点检测方法以检测到“011”作为真实的上升沿的判据，在检测到上升沿的时隙寄存经过同步延迟的输入数据BIT_IN作为采样值，寄存经过同步延迟的输入使能BIT_CE作为有效性指示采样值，从而在获得最佳采样时刻的同时有效的消除毛刺。
4.按权利要求1所述的基带芯片输入缓冲方法，其特征在于：输入缓冲电路输出到后级模块采用握手式交互方式进行，当数据存储模块中缓冲数据数目大于一帧长度，则输出有数据指示frame_rdy为高电平通知后级模块；此后输入缓冲电路若检测到后级模块的取数脉冲get_en，如果当前为正在输出状态，则不响应请求而继续完成数据输出，否则按照串行输出时序约定，以读指针rdptr所指向的存储区地址开始，启动一帧数据输出过程。
5.按权利要求1所述的基带芯片输入缓冲方法，其特征在于：输入缓冲电路收到外部复位、传送帧长重新配置、传送帧长因异常错误而发生改变时，均产生本地复位信号对相关寄存器进行初始化，其中，输入缓冲电路将读指针rdptr，写指针wrptr初始化为指向存储区首地址，下一帧基地址next_base初始化为指向存储区首地址，存储区真实使用容量use_size初始化为存储区物理存储大小，丢弃已存数据，以实现对新配置或异常解除后对新需求的最快响应。
6.按权利要求1所述的基带芯片输入缓冲方法，其特征在于：输入缓冲电路写控制逻辑检测到芯片外部遥测传送帧输入启动时，置写指针wrptr为下一帧基地址next_base的值并开始写入，同时更新下一帧基地址next_base，更新规则为：若更新后小于存储区物理大小，则更新为当前值加一帧长度后的地址；反之，则更新为指向存储区首地址，并且更新存储区真实使用容量use_size为当前的下一帧基地址next_base的数值。
7.按权利要求1所述的基带芯片输入缓冲方法，其特征在于：输入缓冲电路的数据存储模块存储区容量Buse通过下式计算：
其中，Lf为遥测传送帧长，Bph为存储区物理大小。
CN201610342040.3A 2016-05-20 2016-05-20 基带芯片输入缓冲方法 Active CN106021144B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610342040.3A CN106021144B (zh) 2016-05-20 2016-05-20 基带芯片输入缓冲方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610342040.3A CN106021144B (zh) 2016-05-20 2016-05-20 基带芯片输入缓冲方法

Publications (2)

Publication Number Publication Date
CN106021144A true CN106021144A (zh) 2016-10-12
CN106021144B CN106021144B (zh) 2019-01-11

Family

ID=57096434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610342040.3A Active CN106021144B (zh) 2016-05-20 2016-05-20 基带芯片输入缓冲方法

Country Status (1)

Country Link
CN (1) CN106021144B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109672456A (zh) * 2018-11-28 2019-04-23 北京理工大学 一种基于片外存储的可变速率调制器及信号产生方法
CN113253942A (zh) * 2021-06-25 2021-08-13 深圳小米通讯技术有限公司 文件写方法及其装置、文件读方法及其装置、设备和介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594329B1 (en) * 1999-11-01 2003-07-15 Intel Corporation Elastic buffer
CN201622349U (zh) * 2010-03-22 2010-11-03 东莞市泰斗微电子科技有限公司 一种用于测试卫星导航接收机的基带芯片的装置
US20110320854A1 (en) * 2010-06-23 2011-12-29 Elrabaa Muhammad E S Inter-clock domain data transfer FIFO circuit
CN102376352A (zh) * 2010-08-12 2012-03-14 上海古鳌电子科技股份有限公司 基于fpga的sdram双口图像数据读写控制系统及方法
CN103678208A (zh) * 2012-09-06 2014-03-26 上海航天控制工程研究所 航天器同步数据传输技术

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594329B1 (en) * 1999-11-01 2003-07-15 Intel Corporation Elastic buffer
CN201622349U (zh) * 2010-03-22 2010-11-03 东莞市泰斗微电子科技有限公司 一种用于测试卫星导航接收机的基带芯片的装置
US20110320854A1 (en) * 2010-06-23 2011-12-29 Elrabaa Muhammad E S Inter-clock domain data transfer FIFO circuit
CN102376352A (zh) * 2010-08-12 2012-03-14 上海古鳌电子科技股份有限公司 基于fpga的sdram双口图像数据读写控制系统及方法
CN103678208A (zh) * 2012-09-06 2014-03-26 上海航天控制工程研究所 航天器同步数据传输技术

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ANTOINE JALABERT，ET AL: "×pipesCompiler:A tool for instantiating application specific Networks on Chip", <PROCEEDINGS OF THE DESIGN, AUTOMATION AND TEST IN EUROPE CONFERENCE AND EXHIBITION (DATE’04)> *
湛伟: "芯片I/O缓冲及ESD电路设计", 《电子质量》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109672456A (zh) * 2018-11-28 2019-04-23 北京理工大学 一种基于片外存储的可变速率调制器及信号产生方法
CN113253942A (zh) * 2021-06-25 2021-08-13 深圳小米通讯技术有限公司 文件写方法及其装置、文件读方法及其装置、设备和介质

Also Published As

Publication number Publication date
CN106021144B (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
CN102624439B (zh) 一种皮卫星的集成检测设备
CN102495132B (zh) 一种用于海底管道漏磁内检测器的多通道数据采集装置
CN104954096B (zh) 一种一主多从的高速同步串行通信数据传输方法
CN108063799B (zh) 一种串行分布式模拟量机载采集系统
CN101662823B (zh) 半导体集成电路及其动作方法
CN103036670B (zh) 一种时钟恢复电路及并行输出电路
CN103678728A (zh) 一种基于fpga+dsp构架的高速数据记录系统及其构建方法
CN101923440B (zh) 一种高速异步数据采集系统
CN204087204U (zh) 基于fpga的大容量多通道同步高速数据采集卡
CN102565850A (zh) 无线遥测式地震信号采集系统
CN103678211B (zh) Usb接口的信号传输方法及其装置
CN104202552A (zh) 通过桥接芯片实现两种模式mipi信号的方法和装置
CN105066798A (zh) 带记录功能的弹载遥测仪
CN107908587A (zh) 基于usb3.0的实时数据采集传输装置
CN106021144A (zh) 基带芯片输入缓冲方法
CN105720986A (zh) 具有统一时间标志的多路数据采集系统
CN106055512A (zh) 一种mipi接口raw10数据重组编码与读出结构及方法
CN205810095U (zh) 一种具有双无线网络的32位三通道数据采集器
CN107066419B (zh) 可扩展的自适应n×n通道数据通信系统
CN110572174B (zh) 支持蓝牙ble协议的射频收发器及其控制方法
CN108268416B (zh) 一种异步接口转同步接口控制电路
CN106125597B (zh) 基于lvds环网总线的机器人高速测控系统及方法
CN102402494A (zh) Xgmii接口数据处理方法及装置以及芯片间双向握手的方法
CN205451459U (zh) 一种微型模块化无线传输的工业采集器
CN107290736A (zh) 信号处理装置及超声信号处理系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant