CN107562206A - 一种信号传输、存储和控制系统 - Google Patents

Abstract

本发明公开了一种信号传输、存储和控制系统，应用于超高通量高时空分辨率神经信号采集仪器的信号传输、存储和控制，该系统将神经信号采集与存储处理用FPGA·SOC分开，减小神经信号采集系统的体积，将高速摄像机的数据传输协议和多级缓存技术引入神经信号采集系统，提高信号带宽和存储容量提高；适用于同时采集大量神经元生理电信号，空间识别率精确到单个神经元，时间识别率精确到1ms，持续信号采集时间超多2个小时的实验。

Description

一种信号传输、存储和控制系统

技术领域

本发明涉及神经电信号传输和存储技术领域，尤其涉及一种应用于超高通量高时空分辨率神经信号采集仪器的信号传输、存储和控制系统。

背景技术

神经科学领域迫切需求创新的电生理技术，能够同时记录大量神经元的电活动，并拥有毫秒级与单神经元的时空分辨率，整合分析方法与处理超高通量数据，从而揭示大规模神经元环路编码行为的规律。

脑的基本功能单元是神经元。单个神经元活动时，其膜电位会产生一个尖峰脉冲，称为动作电位(Hodgkin,A.L.&Huxley,A.F.A quantitative description of membranecurrent and its application to conduction and excitation in nerve.TheJournalof physiology 117,500-544 1952)。动作电位的信号幅度约为80-200微伏，持续时间约为1毫秒。动作电位的形状固定不变，神经元依据动作电位产生的时间，频率和相位编码信息。大量神经元通过突触连接形成网络和环路相互作用，最终产生生物行为。要揭示大脑功能的机制，破译神经网络的信息编码原理，需要尽可能多的同时观察、记录到单个神经元的动作电位信号(Buzsaki,G.Neural syntax:cell assemblies,synapsembles,andreaders.Neuron 68,362-385,doi:10.1016/j.neuron.2010.09.023(2010))。

目前，只有多通道在体记录技术，能直接检测群体神经元的胞外动作电位信号，并且满足单个神经元活动的水平的精度要求(Battaglia,F.P.&Schnitzer,M.J.Editorialoverview:Large-scale recording technology:Scaling up neuroscience.Currentopinion in neurobiology 32,iv-vi,doi:10.1016/j.conb.2015.03.002(2015))。目前广泛使用的采集系统通常在128-256通道，目前最高的目前正处于实验阶段的采集系统也在1000通道左右，为尽可能多的同时观察、记录大量神经元的动作电位信号，采集系统的通道数目要突破10000个通道。依据香浓采样定理，实现时间分辨率精确到1毫秒的信号重建需要至少2KHz的采样频率，但是依据实验的经验，若需要精确的重建动作电位，需要10倍以上的香浓采样频率(20KHz)。动作电位的信号幅度约为80-200微伏，需要12bit的ADC。实现在体记录技术，要求采集装置足够小，以安置在动物体的头部，需要采集装置和信号传输、存储系统分离，并提供远距离信号传输。传统神经生理电信号采集、分析实验一般需要连续采集2小时以上神经生理电信号。目前的神经生理电信号采集设备在并不能实现大规模神经元采集的同时实现空间分辨率到单个细胞、时间分辨率能精确到单个动作电位的目标，因此为相应设备提供的信号传输、存储和控制系统在根本上无法达到超高通量高时空分辨率神经信号采集设备的需求。

为了实现同时采集大规模神经元采集、空间分辨率到单个细胞的目标、时间分辨率能精确到单个动作电位的超高通量高时空分辨率神经信号采集仪器，仪器具有10000以上的通道数目，采样频率在20KHz以上，采样精度达到12bit。这样的仪器的数据速率高达3.6Gb/s，单次实验的总数据量达到10TB。因此高速、稳定的数据传输和大容量的存储控制系统，对于神经信号的采集，重建和和处理提供最基本的保证，对实现超高通量高时空分辨率神经信号采集仪器由重要意义。

发明内容

本发明的目的是提供一种信号传输、存储和控制系统，适合于大量神经元生理电信号采集实验，空间分辨率可以精确到单个神经元，时间分辨率可以精确到实现单个神经元动作电位的重建。

本发明的目的是通过以下技术方案实现的：

一种信号传输、存储和控制系统，应用于超高通量高时空分辨率神经信号采集仪器的信号传输、存储和控制，其包括：FPGA·SOC电路、Camera Link传输线缆，以及内置CPU、GPU、Grab Link数据采集卡、由SSD组成的高速缓存区和磁盘阵列的主机；其中，所述FPGA·SOC电路通过Camera Link传输线缆与主机的信号传输部分相连；

所述FPGA·SOC电路通过差分信号线连接超高通量高时空分辨率神经信号采集仪器，接收脑神经信号并转换为Camera Link的串行信号包；

主机通过Grab Link数据采集卡接收FPGA·SOC电路输出的信号，并在CPU的调控下将信号暂存于高速缓存区，GPU负责将信号做预处理、重建并显示，待磁盘阵列空闲时，在CPU的调控下将高速缓存区中的数据存储到磁盘阵列；

所述FPGA·SOC电路与主机之间还通过两条以太网线连接，一条以太网线用于主机向FPGA·SOC电路发送控制指令，并接收FPGA·SOC电路返回的的工作状态信息；另一条以太网线用于主机向FPGA·SOC电路烧写FPGA的配置数据。

所述FPGA·SOC电路包括三个PCB板：FPGA·SOC核心板、电路板A和线路板B；其中：

FPGA·SOC核心板正面焊接FPGA·SOC芯片、其中一组对边焊接两个BTB连接器母头，用来连接Camera Link传输线缆，另一组对边焊接BTB公头，用来连接另外电路板A和线路板B，FPGA·SOC核心板的背面焊接必要的驱动芯片、保护芯片、晶振、电容、电阻、电感和磁珠；

电路板A上集成Camera Link驱动电路、时钟电路和电源电路，电路板A上还集成3个Channel Link驱动芯片以支持Camera Link协议的3种工作模式；时钟电路用可编程时钟芯片提供FPGA·SOC电路中数据包产生电路的时钟、ARM核心的时钟、以太网的时钟、DDR、FLASH和采集电路的时钟；电源电路提供FPGA·SOC电路中数据包产生电路、ARM核心、以太网、DDR、FLASH和采集电路的电源；

电路板B上集成两个以太网驱动电路，FLASH以及DDR；其中一个以太网驱动电路与FPGA·SOC核心板中的ARM连接，将主机输出的控制指令传输至FPGA·SOC核心板中的ARM，并将ARM返回的的工作状态信息传输至主机；另一个以太网驱动电路与JTAG电路连接，JTAG电路将以太网信号转换成JTAG信号，并将信号烧写到FLASH；系统上电后FPGA·SOC核心板中的FPGA从FLASH中读配置数据；DDR电路与FPGA·SOC核心板中的FPGA相联，为数据转换与传输提供缓存。

所述FPGA·SOC核心板包括：

FPGA和一个ARM核心，FPGA通过HPS总线桥接ARM核心；

FPGA中设有：控制寄存器、检测电路、PLL及时钟分配电路、读入FIFO，输出FIFO和数据包产生电路；控制寄存器由ARM核心配置，检测电路负责检测超高通量高时空分辨率神经信号采集仪器的探针状态，读入FIFO的输入时采集超高通量高时空分辨率神经信号采集仪器的输出，并且与电路板B中的DDR连接，当片内FIFO不足时，将数据缓存到电路板B中的DDR；读入FIFO输出到数据包产生电路；输出FIFO的输入端接数据包产生电路，输出连接端到电路板A中的Camera Link驱动电路；数据包产生电路除了产生数据包外，还产生CameraLink的同步信号，PLL及时钟分配电路为超高通量高时空分辨率神经信号采集仪器分配时钟，为FPGA内部时序逻辑电路分配时钟；检测电路在检测到异常数据，会产生中断信号，使ARM进入到中断程序，以处理系统异常情况。

所述超高通量高时空分辨率神经信号采集仪器具有10000通道，采样率为20KHz，具有5列12bit的ADC，ADC的输出为LVDS输出。

由上述本发明提供的技术方案可以看出，将神经信号采集与存储处理用FPGA·SOC分开，减小神经信号采集系统的体积，将高速摄像机的数据传输协议和多级缓存技术引入神经信号采集系统，提高信号带宽和存储容量提高；适用于同时采集大量神经元生理电信号，空间识别率精确到单个神经元，时间识别率精确到1ms，持续信号采集时间超多2个小时的实验。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为本发明实施例提供的一种信号传输、存储和控制系统的示意图；

图2为本发明实施例提供的一种信号传输、存储和控制系统的原理图；

图3为本发明实施例提供的FPGA·SOC电路的示意图；

图4为本发明实施例提供的FPGA·SOC核心板的外部示意图；

图5为本发明实施例提供的FPGA·SOC核心板的内部框图；

图6为本发明实施例提供的5路12bitADC数据包帧组成格式示意图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

本发明实施例提供一种信号传输、存储和控制系统，其可应用于超高通量高时空分辨率神经信号采集仪器的信号传输、存储和控制，如图1所示，其主要包括：FPGA·SOC电路、Camera Link传输线缆，以及内置CPU、GPU、Grab Link数据采集卡、由SSD(固态硬盘)组成的高速缓存区和磁盘阵列的主机；其中，所述FPGA·SOC电路通过Camera Link传输线缆与主机的信号传输部分相连；

所述FPGA·SOC电路通过差分信号线连接超高通量高时空分辨率神经信号采集仪器，接收脑神经信号并转换为Camera Link的串行信号包；

主机通过Grab Link数据采集卡接收FPGA·SOC电路输出的信号，并在CPU的调控下将信号暂存于高速缓存区，GPU负责将信号做预处理、重建并显示，待磁盘阵列空闲时，在CPU的调控下将高速缓存区中的数据存储到磁盘阵列；

所述FPGA·SOC电路与主机之间还通过两条以太网线连接，一条以太网线用于主机向FPGA·SOC电路发送控制指令，并接收FPGA·SOC电路返回的的工作状态信息；另一条以太网线用于主机向FPGA·SOC电路烧写FPGA的配置数据。

上述系统的原理如图2所示，所述的FPGA·SOC电路、Camera Link传输线缆，GrabLink数据采集卡属于链路层，负责将数据高速、安全的传输到主控层；集成在FPGA·SOC中的ARM核、以太网和主机属于主控层，负责配置控制采集层(即超高通量高时空分辨率神经信号采集仪器)的寄存器，监控系统的工作状态、神经生理电信号重建及显示等功能；由SSD组成的高速缓存区和磁盘阵列组成存储层。

为了便于理解，下面针对FPGA·SOC电路、Camera Link传输线缆与主机做进一步详细说明。

1、FPGA·SOC电路

本发明实施例中，所述超高通量高时空分辨率神经信号采集仪器具有10000通道，采样率为20KHz，具有5列12bit的ADC，ADC的输出为LVDS输出。相应的，FPGA·SOC电路利用LVDS接口与超高通量高时空分辨率神经信号采集仪器中的ADC阵列输出链接，依据ADC阵列的大小，可以采用1152脚的FPGA·SOC电路(10AX016E4F29E3SG)，支持5大小的12bit ADC阵列。FPGA·SOC电路根据ADC阵列的大小可以把5*12bit的数据和4bit的同步标志打包、缓存并转换成符合Camera Link的串行信号包后通过Camera Link传输线缆传输至主机中的Grab Link数据采集卡。

如图3所示，所述FPGA·SOC电路包括三个PCB板：FPGA·SOC核心板(2)、电路板A(1)和线路板B(3)。

1)如图4所示，FPGA·SOC核心板正面焊接FPGA·SOC芯片(21)、其中一组对边焊接两个BTB连接器母头(22)，用来连接Camera Link传输线缆，另一组对边焊接BTB公头(23)，用来连接另外电路板A和线路板B，FPGA·SOC核心板的背面(24)焊接必要的驱动芯片、保护芯片、晶振、电容、电阻、电感和磁珠。

如图5所示，所述FPGA·SOC核心板包括：FPGA和一个ARM核心，FPGA通过HPS总线桥接ARM核心；

FPGA中设有：控制寄存器、检测电路、PLL及时钟分配电路、读入FIFO，输出FIFO和数据包产生电路；控制寄存器由ARM核心配置，检测电路负责检测超高通量高时空分辨率神经信号采集仪器的探针状态(是否与读出电路成功连接)，读入FIFO的输入时采集超高通量高时空分辨率神经信号采集仪器的输出，并且与电路板B中的DDR连接，当片内FIFO不足时，将数据缓存到电路板B中的DDR；读入FIFO输出到数据包产生电路；输出FIFO的输入端接数据包产生电路，输出连接端到电路板A中的Camera Link驱动电路；数据包产生电路除了产生数据包外，还产生Camera Link的同步信号，PLL及时钟分配电路为超高通量高时空分辨率神经信号采集仪器分配时钟，为FPGA内部时序逻辑电路分配时钟；检测电路在检测到异常数据，会产生中断信号，使ARM进入到中断程序，以处理系统异常情况。

具体来说，所述ARM核心及其外部电路驱动一个Linux操作系统，作为采集部分的控制部分。ARM核心通过HPS(Altera硬核处理器系统)总线桥接FPGA，配置FPGA的控制寄存器，监测FPGA中的数据和采集系统的工作状态。ARM用以太网与主机直接相连，接收来自主机的命令，返回采集系统的工作状态。

主机的命令可以包括：初始化超高通量高时空分辨率神经信号采集仪器中的探针及读出电路，检测探针连接状态，配置工作的探针的通道数，配置工作探针通道的编号，采样频率，Camera Link传输线缆工作模式，采集实验的开始、结束。

本发明实施例中，FPGA·SOC表示集成了集成ARM的FPGA。

2)电路板A上集成Camera Link驱动电路、时钟电路和电源电路，电路板A上还集成3个Channel Link驱动芯片，以免FPGA的驱动能力不足以驱动Camera Link线缆，并且，可以支持Camera Link协议的3种工作模式；时钟电路用可编程时钟芯片提供FPGA·SOC电路中数据包产生电路的时钟、ARM核心的时钟、以太网的时钟、DDR、FLASH和采集电路(即超高通量高时空分辨率神经信号采集仪器)的时钟；电源电路提供FPGA·SOC电路中数据包产生电路、ARM核心、以太网、DDR、FLASH和采集电路的电源；

3)电路板B上集成两个以太网驱动电路，FLASH以及DDR；其中一个以太网驱动电路与FPGA·SOC核心板中的ARM连接，将主机输出的控制指令传输至FPGA·SOC核心板中的ARM，并将ARM返回的的工作状态信息传输至主机；另一个以太网驱动电路与JTAG电路连接，JTAG电路将以太网信号转换成JTAG信号，并将信号烧写到FLASH；系统上电后FPGA·SOC核心板中的FPGA从FLASH中读配置数据；DDR电路与FPGA·SOC核心板中的FPGA相联，为数据转换与传输提供缓存。

本发明实施例中，FPGA·SOC核心板的尺寸可以设计的很小，电路板A和电路板B通过BTB接插件连接FPGA·SOC核心板与核心板垂直，三个PCB板组成的长方体的体积很小，方便安置在生物体中。

2、Camera Link传输线缆

本发明实施例中，Camera Link传输线缆把FPGA·SOC电路和主机相连。CameraLink传输线缆提供长距离，稳定，高速的数据传输；将FPGA·SOC电路和主机分离，FPGA·SOC电路与超高通量高时空分辨率神经信号采集仪器连接后，实现在体实时监测神经生理电信号；Camera Link传输线缆工作在FULL模式下可以同时传输8个像素每个像素8bit，采集端一次提供5*12bits数据再加4bit同步标志(或者用空位)组成64bits数据，将64bits数据分割成8个8bits数据传输到3个Channel Link芯片。另外，Camera Link传输线缆还有4个视频控制信号FVAL，DVAL、LVAL和SPARE，这个四个信号由FPGA产生。Camera Link传输线缆的时钟由时钟电路产生。Camera Link协议的四种工作模式以及传输带宽如表1所示。

工作模式	Channel芯片数	线缆数	传输带宽
				BASE	1	1	255MB/s
Medium	2	2	510MB/s
				FULL	3	2	680MB/s
Full deca	3	2	850MB/s

表1 Camera Link协议的四种工作模式以及传输带宽

3、主机

本发明实施例中，主机可以在一台4U rackmount搭建，主板至少有3个PCIe插槽，分别连接Grab Link采集卡、GPU和PCIe接口的SSD。Grab Link采集卡接收Camera Link传输线缆的神经生理电信号，GPU对数据预处理并实时显示；CPU调控PCIe硬件与系统之间的DMA读写，并将数据编码成适合磁盘阵列的格式，在磁盘阵列处于“忙”状态时，将数据缓存到由SSD组成的高速数据缓存区；在磁盘阵列处于“空闲”状态时，高速数据缓存区通过DMA将数据存入磁盘阵列。

此外，主机可以连接以太网，在采集实验结束后，将采集数据存入云端，利用云端的计算资源分析数据。

本发明实施例上述方案，将神经信号采集与存储处理用FPGA·SOC分开，减小神经信号采集系统的体积，将高速摄像机的数据传输协议和多级缓存技术引入神经信号采集系统，提高信号带宽和存储容量提高；适用于同时采集大量神经元生理电信号，空间识别率精确到单个神经元，时间识别率精确到1ms，持续信号采集时间超多2个小时的实验。

另一方面，基于上述方案做举例说明，本示例中，应用于10000通道的超高通量高时空分辨率的采集仪器，采样率为20KHz，具有5列12bit的ADC，ADC的输出为LVDS输出。以上采集仪器的数据为20KHz*10000/5*(5*12bit+4bit)＝320MB/s，Camera Link协议工作在Medium模式，如前文的表1所示，Camera Link工作在Medium模式下的最高传送数据高达510MB/s。ADC的采样频率为40MHz。数据包组成如图6所示，其中4bit的同步位可以为空，也可以如表2所示的标准表示数据的同部位；如图5所示，数据包产生电路将60bit的神经生理电信号原始数据和4bits的同步位组合成64bits的数据包，在将64bits的数据包分成8bit的数据包分发到Camera Link的ABCDEF通道，并产生Camera Link的4个视频控制信号FVAL、DVAL、LVAL和SPARE。Camera Link的时钟由线路板A上的时钟电路产生。FPGA中时钟电路为数据包生成逻辑时序电路分配时钟信号，也为超高通量高时空分辨率神经信号采集仪器的ADC提供差分时钟信号，通过LVDS接口传输的采集电路。

表2 行列同步位标志

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (4)

1.一种信号传输、存储和控制系统，其特征在于，应用于超高通量高时空分辨率神经信号采集仪器的信号传输、存储和控制，其包括：FPGA·SOC电路、Camera Link传输线缆，以及内置CPU、GPU、Grab Link数据采集卡、由SSD组成的高速缓存区和磁盘阵列的主机；其中，所述FPGA·SOC电路通过Camera Link传输线缆与主机的信号传输部分相连；

所述FPGA·SOC电路通过差分信号线连接超高通量高时空分辨率神经信号采集仪器，接收脑神经信号并转换为Camera Link的串行信号包；

主机通过Grab Link数据采集卡接收FPGA·SOC电路输出的信号，并在CPU的调控下将信号暂存于高速缓存区，GPU负责将信号做预处理、重建并显示，待磁盘阵列空闲时，在CPU的调控下将高速缓存区中的数据存储到磁盘阵列；

所述FPGA·SOC电路与主机之间还通过两条以太网线连接，一条以太网线用于主机向FPGA·SOC电路发送控制指令，并接收FPGA·SOC电路返回的的工作状态信息；另一条以太网线用于主机向FPGA·SOC电路烧写FPGA的配置数据。

2.根据权利要求1所述的一种信号传输、存储和控制系统，其特征在于，所述FPGA·SOC电路包括三个PCB板：FPGA·SOC核心板、电路板A和线路板B；其中：

FPGA·SOC核心板正面焊接FPGA·SOC芯片、其中一组对边焊接两个BTB连接器母头，用来连接Camera Link传输线缆，另一组对边焊接BTB公头，用来连接另外电路板A和线路板B，FPGA·SOC核心板的背面焊接必要的驱动芯片、保护芯片、晶振、电容、电阻、电感和磁珠；

电路板A上集成Camera Link驱动电路、时钟电路和电源电路，电路板A上还集成3个Channel Link驱动芯片以支持Camera Link协议的3种工作模式；时钟电路用可编程时钟芯片提供FPGA·SOC电路中数据包产生电路的时钟、ARM核心的时钟、以太网的时钟、DDR、FLASH和采集电路的时钟；电源电路提供FPGA·SOC电路中数据包产生电路、ARM核心、以太网、DDR、FLASH和采集电路的电源；

电路板B上集成两个以太网驱动电路，FLASH以及DDR；其中一个以太网驱动电路与FPGA·SOC核心板中的ARM连接，将主机输出的控制指令传输至FPGA·SOC核心板中的ARM，并将ARM返回的的工作状态信息传输至主机；另一个以太网驱动电路与JTAG电路连接，JTAG电路将以太网信号转换成JTAG信号，并将信号烧写到FLASH；系统上电后FPGA·SOC核心板中的FPGA从FLASH中读配置数据；DDR电路与FPGA·SOC核心板中的FPGA相联，为数据转换与传输提供缓存。

3.根据权利要求2所述的一种信号传输、存储和控制系统，其特征在于，所述FPGA·SOC核心板包括：

FPGA和一个ARM核心，FPGA通过HPS总线桥接ARM核心；

FPGA中设有：控制寄存器、检测电路、PLL及时钟分配电路、读入FIFO，输出FIFO和数据包产生电路；控制寄存器由ARM核心配置，检测电路负责检测超高通量高时空分辨率神经信号采集仪器的探针状态，读入FIFO的输入时采集超高通量高时空分辨率神经信号采集仪器的输出，并且与电路板B中的DDR连接，当片内FIFO不足时，将数据缓存到电路板B中的DDR；读入FIFO输出到数据包产生电路；输出FIFO的输入端接数据包产生电路，输出连接端到电路板A中的Camera Link驱动电路；数据包产生电路除了产生数据包外，还产生Camera Link的同步信号，PLL及时钟分配电路为超高通量高时空分辨率神经信号采集仪器分配时钟，为FPGA内部时序逻辑电路分配时钟；检测电路在检测到异常数据，会产生中断信号，使ARM进入到中断程序，以处理系统异常情况。

4.根据权利要求1所述的一种信号传输、存储和控制系统，其特征在于，所述超高通量高时空分辨率神经信号采集仪器具有10000通道，采样率为20KHz，具有5列12bit的ADC，ADC的输出为LVDS输出。