CN106126462A - 一种基于visa技术的数据采集卡 - Google Patents

一种基于visa技术的数据采集卡 Download PDF

Info

Publication number
CN106126462A
CN106126462A CN201610539664.4A CN201610539664A CN106126462A CN 106126462 A CN106126462 A CN 106126462A CN 201610539664 A CN201610539664 A CN 201610539664A CN 106126462 A CN106126462 A CN 106126462A
Authority
CN
China
Prior art keywords
module
data
collecting card
usb
communication module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610539664.4A
Other languages
English (en)
Inventor
敖飞平
王海勇
赵维刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Aerospace Equipments Manufacturer Co Ltd
Original Assignee
Shanghai Aerospace Equipments Manufacturer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Aerospace Equipments Manufacturer Co Ltd filed Critical Shanghai Aerospace Equipments Manufacturer Co Ltd
Priority to CN201610539664.4A priority Critical patent/CN106126462A/zh
Publication of CN106126462A publication Critical patent/CN106126462A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

一种基于VISA技术的数据采集卡，其特征在于，所述数据采集卡包括数据采集模块、USB通信模块和上位机驱动模块，数据采集模块对USB通信模块进行配置，并将外围模拟信号转变为数字信号后传送给USB通信模块，USB通信模块和数据采集模块进行数据交换，USB通信模块将从数据采集模块接受到的数据发送给上位机驱动模块。本发明采用USB总线，使用VISA接口开发数据采集卡可解决协议开放的问题，降低驱动开发难度，减少开发周期。上位机采用VISA技术，完美支持Labview、CVI等开发平台。并提供丰富的底层VI函数，方便工程师们进行二次开发。

Description

一种基于VISA技术的数据采集卡
技术领域
本发明涉及一种高性能数据采集卡及数据采集方法，具体涉及一种基于VISA技术的数据采集卡及数据采集方法，具有两路信号采集和一路信号生成通道，用于实现对数据的采集测试。
背景技术
数据采集系统的任务是采集通过传感器输出的模拟信号，然后将采集的模拟信号转换成可被计算机识别的数字信号，再将数字信号送入计算机处理，数据采集系统的精度和速度是决定系统性能好坏的重要因素。目前国内外市场上的数据采集产品多为以单片机、DSP或者FPGA作为采集系统的控制中心，以PCI、PXI总线作为通讯总线的采集设备。这类采集卡受其总线的限制，易受主机内其他器件的电磁干扰并且不具有良好的便携性，而且通用性不强，不利于工程师进行二次开发。
数据采集在产品开发中具有重要的作用，提高数据采集的通用性，使用模块化的数据采集卡，可以减少多种产品开发中数据采集部分的重复开发。
发明内容
为解决现有技术中的不足，本发明旨在提供一种通用性较强的数据采集模块，减少重复开发。
本发明设计了一种高性能的数据采集卡，采用USB总线，使用VISA接口开发数据采集卡可解决协议开放的问题，降低驱动开发难度，减少开发周期。本数据采集性能高，信号采样率达到200Mbps，精度高达16位。上位机采用VISA技术，完美支持Labview、CVI等开发平台。并提供丰富的底层VI函数，方便工程师们进行二次开发。
本发明采用的技术方案是：
一种基于VISA技术的数据采集卡，所述数据采集卡包括数据采集模块、USB通信模块和上位机驱动模块，数据采集模块对USB通信模块进行配置，并将外围模拟信号转变为数字信号后传送给USB通信模块，USB通信模块和数据采集模块进行数据交换，USB通信模块将从数据采集模块接受到的数据发送给上位机驱动模块。
进一步地，所述数据采集模块包括FPGA和ADC，FPGA对USB通信模块进行配置，ADC将外围模拟信号转变为数字信号，数据采集模块根据上位机命令找到触发点，将数据取出并写入到USB通信模块芯片缓冲区。
进一步地，所述USB通信模块采用CY68013芯片，所述CY68013芯片包括USB总线控制器、8051内核和FIFO模块，FPGA异步FIFO模块通过异步FIFO与CY68013芯片FIFO模块进行数据交换，FIFO模块与USB总线控制器进行数据交换，USB总线控制器将数据传输给8051内核，8051内核通过拓展RAM总线将数据写入到FPGA的RAM模块中。
进一步地，所述CY68013芯片传输结构采用2级缓存的方式；设置EP2端口为IN端口、1024 Bit宽度、2级缓存；设置EP6端口和EP8端口为OUT端口、512 Bit宽度、2级缓存。
进一步地，EP6端口用于信号发生器的数据传输，EP8端口用于数据采集卡数据的传输。
进一步地，8051内核检测EP8端口的数据，对数据进行解析，通过拓展RAM总线将数据存到FPGA的RAM模块中，FPGA通过访问RAM模块实施动作，比如设置触发点和采样率。
进一步地，所述上位机驱动模块采用VISA技术，通过编程完成对USB通信模块硬件部分的配置，上位机驱动模块将所述数据采集卡的功能进行封装，为用户提供数据采集与配置接口。
进一步地，所述FPGA包括USB_RAM模块、DAQ_Control模块和FIFO_Write模块；USB_RAM模块实现CY68013芯片的外部RAM时序，并将第0号地址的数据给DAQ_Control模块用做触发点；DAQ_Control模块找到触发点后开始以触发点为中心，分别向前、后各取512个点，组成1024个点的波形，传递给FIFO_Write模块进行发送。
本发明与现有技术相比，其有益效果在于：
（1）本数据采集卡开发难度低，通用性强。
（2）信号采样率高，达到200Mbps，精度高，精度高达16位。
（3）支持多平台应用，方便二次开发。上位机采用VISA技术，完美支持Labview、CVI等开发平台。并提供丰富的底层VI函数，方便工程师们进行二次开发。
附图说明
图1是系统构成原理图；
图2是数据采集卡的USB芯片的主要架构；
图3是数据采集模块中FPGA部分的程序架构。
具体实施方式
现结合实施例、附图对本发明作进一步描述。应理解，以下实施例仅用于说明本发明而非用于限定本发明的范围。
图1为系统构成原理图，本发明一种基于VISA技术的通用性数据采集卡包括数据采集模块、USB通信模块、上位机驱动模块。
所述数据采集模块包括FPGA和ADC两部分，主要是实现模拟量转化为数字量，同时根据上位机命令找到触发点，将有用数据取出并写入到USB芯片的缓存区。
所述USB通信模块使用CYPRESS的经典芯片68013-56PIN，主要是实现USB通信的传输，实现USB芯片的传输初始化配置。其增强型8051内核通过监视配置通道的数据，将相关参数配置写入到FPGA的硬件配置器中。
所述上位机驱动模块采用VISA技术，通过编程可完成对USB通信的硬件部分进行配置，同时将采集卡的功能进行封装，给用户方便的数据采集与配置接口。
数据采集模块采用FPGA对USB通信模块的8051内核进行配置，并将外围模拟信号转变为数字信号传送给USB通信模块，USB通信模块和FPGA进行数据交换，将接收到的数据发送给上位机。
图2为数据采集卡的USB芯片的主要架构，CY68013芯片由三部分构成：USB总线控制器，8051内核，FIFO模块。其和FPGA的交互如图中所示。
CY68013芯片的整个传输结构采用2级缓存的方式，由于数据从采集卡向上位机传输的数据比较大，所以在TD_Init函数中把EP2设置成IN端口，1024 Bit宽度，2级缓存。EP6和EP8端口配置成OUT端口，512 Bit宽度、2级缓存。其中EP6用于信号发生器的数据传输，EP8用于采集卡配置数据的传输。
同时配置FIFO模块的工作模式，设定其FIFO缓冲区级数及长度等参数。
对FPGA的配置，也就是EP8端口，是通过8051的外部RAM总线实现的。所以8051内核TD_PULL函数要检测EP8端口的数据，并解析相关数据存到FPGA的RAM模块中。FPGA通过访问这个RAM模块中的相关位，实施相关动作。比如设置开始采集的触发点、采样率等。外部RAM的存储使用时候先用xdata关键字定义一个变量，地址定义到0x4000—0xE000之间，8051认为的0x4000—0xE000地址在物理层上对应的是FPGA组成的RAM的0x0000—0x8000。当对一个变量（地址定义到0x4000—0xE000）进行赋值时，单片机的地址线和数据线就会自动的将数据写入到FPGA内部的RAM之中。然后，FPGA再根据之前约定好的，哪个位代表什么意思，来做出相应的设置。
图3为数据采集模块中FPGA部分的程序架构，FPGA部分主要分为3大模块，7小模块。具体如图中所示，USB_RAM实现68013的外部RAM时序，并将第0号地址的数据给DAQ_Control用做触发点；DAQ_Control模块是整个FPGA的核心模块，主要功能是根据触发值，寻找开始采集的触发点，当找到触发点后开始以触发点为中心，分别向前、后各取512个点。组成1024个点的波形，传递给FIFO_Write进行发送。硬件上，DATA数据线是数据采集卡与外部被测信号的连接线，包括8根数据线和一路CLK信号。这个信号可用NI板卡PCI-6602产生。
DAQ_Control模块由四个小模块构成，RAM模块是波形的动态存储器，主要负责动态存储波形数据。
DAQ_Control中的Write_RAM将从PCI-6602发出的数字波形循环的存储到RAM中。
Find_Trig模块主要是寻找触发点，其中触发点由USB_RAM提供。找到后告知Find_Star。具体来说就是在Write_RAM模块存数的同时，负责简述数据是否穿越到触发点。当找到触发点后，Find_Trig通知Find_Star。
Find_Star的功能是检测数据是否采集完成，采集完成后，通知FIFO_Write可以开始发送，具体来说为接受到“找到触发”信号后，开始记录当前的RAM位置X，并开始监视RAM的地址线。当RAM存储到x+511的位置时，Find_Star将DAQ_Control停止，RAM内容锁死。同时将x-512的位置和已经采样结束的信号通知FIFO_Write。
FIFO_Write接受到采样已经结束的信号后，便由x-512开始从RAM中取数利用FIFO时序通过68013的USB通道将数据传输给上位机。一直传到x+511，FIFO_Write将DAQ_Control复位，DAQ_Control开始下一次数据采集。
Labview程序主要分两部分：数字波形发生和波形显示。数字波形发生主要是控制NI板卡PCI-6602产生一路8位并行数字正弦波形。波形显示部分就是读取USB的数据，将采集卡采集到的数据解析成波形显示出来。
需要说明的是，上文只是对本发明进行示意性说明和阐述，本领域的技术人员应当明白，对本发明的任意修改和替换都属于本发明的保护范围。

Claims (8)

1.一种基于VISA技术的数据采集卡，其特征在于，所述数据采集卡包括数据采集模块、USB通信模块和上位机驱动模块，数据采集模块对USB通信模块进行配置，并将外围模拟信号转变为数字信号后传送给USB通信模块，USB通信模块和数据采集模块进行数据交换，USB通信模块将从数据采集模块接受到的数据发送给上位机驱动模块。
2.如权利要求1所述的数据采集卡，其特征在于，所述数据采集模块包括FPGA和ADC，FPGA对USB通信模块进行配置，ADC将外围模拟信号转变为数字信号，数据采集模块根据上位机命令找到触发点，将数据取出并写入到USB通信模块芯片缓冲区。
3.如权利要求2所述的数据采集卡，其特征在于，所述USB通信模块采用CY68013芯片，所述CY68013芯片包括USB总线控制器、8051内核和FIFO模块，FPGA异步FIFO模块通过异步FIFO与CY68013芯片FIFO模块进行数据交换，FIFO模块与USB总线控制器进行数据交换，USB总线控制器将数据传输给8051内核，8051内核通过拓展RAM总线将数据写入到FPGA的RAM模块中。
4.如权利要求3所述的数据采集卡，其特征在于，所述CY68013芯片传输结构采用2级缓存的方式；
设置EP2端口为IN端口、 1024Bit宽度 、2级缓存；
设置EP6端口和EP8端口为OUT端口、 512Bit宽度 、2级缓存。
5.如权利要求4所述的数据采集卡，其特征在于，EP6端口用于信号发生器的数据传输，EP8端口用于数据采集卡数据的传输。
6.如权利要求4所述的数据采集卡，其特征在于，8051内核检测EP8端口的数据，对数据进行解析，通过拓展RAM总线将数据存到FPGA的RAM模块中，FPGA通过访问RAM模块实施动作。
7.如权利要求1所述的数据采集卡，其特征在于，所述上位机驱动模块采用VISA技术，通过编程完成对USB通信模块硬件部分的配置，上位机驱动模块将所述数据采集卡的功能进行封装，为用户提供数据采集与配置接口。
8.一种如权利要求2所述的数据采集卡的数据采集方法，其特征在于，所述FPGA包括USB_RAM模块、DAQ_Control模块和FIFO_Write模块；
USB_RAM模块实现CY68013芯片的外部RAM时序，并将第0号地址的数据给DAQ_Control模块用做触发点；
DAQ_Control模块找到触发点后开始以触发点为中心，分别向前、后各取512个点，组成1024个点的波形，传递给FIFO_Write模块进行发送。
CN201610539664.4A 2016-07-11 2016-07-11 一种基于visa技术的数据采集卡 Pending CN106126462A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610539664.4A CN106126462A (zh) 2016-07-11 2016-07-11 一种基于visa技术的数据采集卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610539664.4A CN106126462A (zh) 2016-07-11 2016-07-11 一种基于visa技术的数据采集卡

Publications (1)

Publication Number Publication Date
CN106126462A true CN106126462A (zh) 2016-11-16

Family

ID=57282794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610539664.4A Pending CN106126462A (zh) 2016-07-11 2016-07-11 一种基于visa技术的数据采集卡

Country Status (1)

Country Link
CN (1) CN106126462A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203324985U (zh) * 2013-07-02 2013-12-04 南京信息工程大学 一种基于usb 2．0和fpga的高速数据采集系统
CN103729320A (zh) * 2013-12-20 2014-04-16 天津光电通信技术有限公司 一种基于fpga实现cy7c68013通信的方法
CN205176826U (zh) * 2015-10-30 2016-04-20 广西师范大学 一种基于usb高速接口的音频采集装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203324985U (zh) * 2013-07-02 2013-12-04 南京信息工程大学 一种基于usb 2．0和fpga的高速数据采集系统
CN103729320A (zh) * 2013-12-20 2014-04-16 天津光电通信技术有限公司 一种基于fpga实现cy7c68013通信的方法
CN205176826U (zh) * 2015-10-30 2016-04-20 广西师范大学 一种基于usb高速接口的音频采集装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张弛: "基于USB的通用虚拟仪器系统的设计与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
高冰: "基于FPGA与USB2.0的便携式数据采集系统的设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Similar Documents

Publication Publication Date Title
CN202870808U (zh) 一种spi串口模块的fpga实现装置
CN108009065B (zh) 监控axi总线的方法和装置
CN101566845A (zh) 多通道振动数据同步采集系统
CN104503931A (zh) 一种多路模拟信号采集方法
CN104820637A (zh) 一种手持式usb3.0协议分析仪
CN110109853A (zh) 数据采集和处理装置及方法
CN105404598A (zh) 实时数据采集系统及方法
CN103049361A (zh) 具有嵌入式逻辑分析功能的fpga及逻辑分析系统
CN104917645A (zh) 一种在线检测报文传输超时的方法与装置
CN104485962B (zh) 一种便携式数据采集系统及其采集方法
CN100385787C (zh) 基于dsp芯片的励磁控制器通讯系统及其usb协议实现的方法
CN106851183A (zh) 基于fpga的多路视频处理系统及其方法
CN106294228A (zh) 输入输出扩展芯片以及其验证方法
CN103092119A (zh) 一种基于fpga的总线状态监视系统和方法
CN101998135A (zh) 移动电视信号采集及播放系统、控制方法
CN106126462A (zh) 一种基于visa技术的数据采集卡
CN109767519B (zh) 多通道信号的监控系统及方法
TW201743069A (zh) 邏輯分析儀及其資料擷取與效能測試之方法
CN212906280U (zh) 一种基于pcie的高速模拟量采集卡
CN105893308B (zh) 一种基于组合逻辑的串行协议触发ip核及触发数据捕获方法
CN101311907A (zh) 测试设备、测试系统及测试数据存储方法
CN107577216A (zh) 一种在fpga平台上片外抓取调试信号的方法
CN202939602U (zh) 一种基于vxi总线的并行数据采集系统
CN104765703B (zh) 一种在fpga平台上进行数据报文采集的方法
CN107066421A (zh) 一种示波器及其采集数据上报方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161116

RJ01 Rejection of invention patent application after publication