CN205621766U - 发光二极管封装用基板 - Google Patents

发光二极管封装用基板 Download PDF

Info

Publication number
CN205621766U
CN205621766U CN201620333652.1U CN201620333652U CN205621766U CN 205621766 U CN205621766 U CN 205621766U CN 201620333652 U CN201620333652 U CN 201620333652U CN 205621766 U CN205621766 U CN 205621766U
Authority
CN
China
Prior art keywords
following layer
layer
cup
package substrate
led package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201620333652.1U
Other languages
English (en)
Inventor
林祐任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Li Cheng Photoelectric Co Ltd
Original Assignee
Li Cheng Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Li Cheng Photoelectric Co Ltd filed Critical Li Cheng Photoelectric Co Ltd
Priority to CN201620333652.1U priority Critical patent/CN205621766U/zh
Application granted granted Critical
Publication of CN205621766U publication Critical patent/CN205621766U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本实用新型是有关一种发光二极管封装用基板，该封装用基板为一陶瓷基底且具有一上表面，上表面包含一固晶区及环绕于固晶区外围一杯体预定成型区，于杯体预定成型区的上表面形成有一复合接着层，复合接着层的断面结构具有至少一凹部，至少二电极层设于该固晶区的该上表面；以及一反射杯成形于该杯体预定成型区且包覆该复合接着层且延伸至该凹部内。藉此，增加反射杯及基板之间的接合力，以解决反射杯自基板表面发生剥离而造成水气侵入的问题。

Description

发光二极管封装用基板
技术领域
本实用新型是有关一种发光二极管封装用基板，尤指一种强化反射杯及基板之间接合力的封装用基板。
背景技术
习知发光二极管封装结构通常包含一反射杯且成型于散热基板的表面，例如金属基底、陶瓷基底等等，而LED裸晶(die)则装设于反射杯中且与接合于封装基板，而于陶瓷基板的应用上多采用陶瓷共烧或者是点胶方式以于陶瓷基板上成型反射杯，然而陶瓷共烧方式成本过高且制程复杂，以点胶方式则造成反射杯无法提供有效的反射面；产业应用上尚有以射出成型方式于陶瓷基板上成型塑料反射杯，但因塑料与陶瓷基板表面的结合性不佳，使得陶瓷基板表面与反射杯之间容易形成缝隙甚至剥离，造成水气或灰尘容易沿缝隙进入封装结构中从而影响内部元件的寿命，进一步导致发光二极管失效的风险。
承上所述，为解决前述的问题，发展出于陶瓷基板相对于反射杯成型的位置执行预先激光打孔，使其于射出成形过程中的部分塑料注入于该些孔洞内，于固化成型后能强化反射杯与陶瓷基板间的接合性且同时避免前述该些问题，但是，以激光打孔方式具有过高的制造成本以及生产效率不佳的问题，因此，有鉴于高信赖度发光二极管封装结构的需求，提供解决上述问题的技术方案即为本实用新型所欲解决的问题。
实用新型内容
本实用新型主要目的在于提供一种发光二极管封装用基板，以提供增加反射杯及基板之间的接合力，以解决反射杯自基板表面发生剥离而造成水气侵入的问题。
为了达成上述的目的，本实用新型提供一种发光二极管封装用基板，包括一陶瓷基底且具有一上表面，上表面包含一固晶区及环绕于固晶区外围一杯体 预定成型区，于杯体预定成型区的上表面形成有一复合接着层，复合接着层的侧表面具有至少一凹部。
为了达成上述的目的，本实用新型另提供一种发光二极管封装用基板，包括一陶瓷基底，具有一上表面，上表面包含一固晶区及环绕于固晶区外围一杯体预定成型区，于杯体预定成型区的上表面形成有一复合接着层，复合接着层的侧表面具有至少一凹部；至少二电极层设于上表面的固晶区；一反射杯成形于杯体预定成型区且包覆复合接着层，并延伸至凹部内。
于一实施例所述，复合接着层包含一第一接着层与设于第一接着层上的一第二接着层，其中第一接着层与第二接着层分别具有一最大断面宽度，第二接着层的最大断面宽度大于或等于第一接着层的最大断面宽度。
于一实施例所述，第二接着层为一防焊油墨层(Solder Mask)。
于一实施例所述，复合接着层沿杯体预定成型区形成连续环状。
于一实施例所述，复合接着层沿杯体预定成型区形成间断环状。
于一实施例所述，其中于第一接着层与第二接着层之间形成一T字形、一伞状或一倒L形的断面结构。
于一实施例所述，第二接着层形成一T字形、一伞状或一倒L形的断面结构。
于一实施例所述，电极层与第一接着层分离。
于一实施例所述，其中电极层与第一接着层为相同材料组成。
本实用新型所述的功效在于：经由复合接着层与各元件接着力差异特性、结构型态以及形成位置，能有效防止反射杯于陶瓷基底剥离的问题，以防止外界水气及灰尘微粒侵入封装内部，有助于提升发光二极管的寿命与效能，且以更简化的制程工序，同时解决反射杯自基底表面发生剥离而造成水气侵入以及偏高成本与耗时的问题。
以下结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型的限定。
附图说明
图1是本实用新型发光二极管封装结构一实施例的剖视图。
图2是本实用新型发光二极管封装结构一实施例的俯视图。
图3是本实用新型复合接着层另一实施例的俯视图。
图4是本实用新型发光二极管封装结构一实施例的局部剖视图。
图5是本实用新型发光二极管封装结构另一实施例的局部剖视图。
图6是本实用新型发光二极管封装结构再另一实施例的局部剖视图。
图7是本实用新型不同发光二极管封装形态的剖视图。
其中，附图标记
10…基板
10a…上表面
10b…下表面
11…贯孔
20,20’,20＂…复合接着层
200,200’,200＂…凹部
21,21’,21＂…第一接着层
22,22’,22＂…第二接着层
23,23’,23＂…接触面
30…电极层
40…LED晶粒
41…导线
42…焊垫
50…反射杯
51…底缘
52…顶缘
53…反射面
60…封装层
Z1…固晶区
Z2…杯体预定成型区
具体实施方式
下面结合附图和具体实施例对本实用新型技术方案进行详细的描述，以更进一步了解本实用新型的目的、方案及功效，但并非作为本实用新型所附权利 要求保护范围的限制。
请参阅图1与7所示，本实用新型提供一种发光二极管封装用基板，而应用该封装用基板所形成的封装结构包含一基板10、至少二电极层30、至少一LED晶粒40、一反射杯50以及一封装层60，而封装方式可采用直接封装制程(Chip On Board)、有引线覆晶封装制程或者无引线覆晶封装制程，在此不限定，依实际产品需求做改变。
基板10为一陶瓷基底，该陶瓷基底选自一氮化铝(ALN)、氧化铝(Al2O3)、碳化硅(SiC)、氧化铍(BeO)中任一者，而基板10的形状不限于矩形，亦可为圆形等其他形式，其中该基板10具有一上表面10a与一下表面10b，该上表面10a定义有一固晶区Z1与一杯体预定成型区Z2，于固晶区Z1的上表面10a开设至少二贯孔11以贯通上表面10a及下表面10b，该贯孔11以机械加工方式或者以激光打孔方式形成，而该贯孔11可为具有相同孔径一直状孔洞、一扩径孔洞、一缩径孔洞或者一阶梯状孔洞，在此不限定，依实际情况做调整，杯体预定成型区Z2环绕于该固晶区Z1外围配置，以提供反射杯50射出成型于该区位置且藉以裸露该固晶区Z1。
电极层30可经由真空溅镀、离子镀膜、电镀以及金属厚化制成等制程形成于固晶区Z1的上表面10a、下表面10b且以前述方式填镀于贯孔11以使上表面的电极层30与下表面10b的电极层30导通，而该电极层所用材料可选自一含金、铝、银、铜、镍、铂、钛、镁或者锡金属材料或前述任一者合金材料，至少一LED晶粒40可经由一焊垫42与其中一电极层30连接，且透过一导线41电性连接至另一电极层30，进一步说明，视不同封装型式，例如COB封装方式或者覆晶封装方式，以及LED晶粒结构的态样而形成LED晶粒40与电极层30连接的型式不同，本实用新型图1仅表示LED晶粒40的正极与负极配置于不同侧的一实施态样，而本实用新型图7仅表示为LED晶粒40的正极与负极配置于相同侧的另一实施态样，不以此图式作为限制，而形成于下表面10b的电极层30电性连接一印刷电路板(图未示)以提供LED晶粒40致光的电力来源；亦或是LED晶粒40可采用覆晶封装方式(Filp Chip)与电极层30电性连接。
请参阅图1至3所示，本实用新型所述的封装用基板于该杯体预定成型区Z2形成有一复合接着层20，该复合接着层20的侧表面具有至少一凹部200， 该凹部200可为复合接着层20表面的一凹槽结构，或者是复合接着层20与基板10的上表面10a共构成该凹槽结构，虽图1中表示为复合接着层20与基板10的上表面10a共构成该凹槽结构，但不依此为限，较佳地，该凹部200的开口朝向沿着平行上表面10a的方向，前述的平行该上表面10a仅是一近似平行概念，而非拘限于物理定义上的平行，而复合接着层20可为沿杯体预定成型区Z2形成一连续环状型态，如图2，或者为沿杯体预定成型区Z2形成不连续环状型态，如图3，而图3仅表示复合接着层20的一实施态样，不限制其不连续环状的断开间距或者断开的数量和位置，而图1虽表示前述该凹部200分别位于复合接着层20的二侧而非顶侧，其仅表示本实用新型的一较佳实施态样，不依此图式作为限制。
请参阅图1、4至6所示，本实用新型所述该复合接着层20包含一第一接着层21与设于该第一接着层21上的一第二接着层22，该第一接着层21与上述电极层30于相同制程方式形成于基板10的上表面10a，以精简制程工序，而第一接着层21与电极层30相同为一金属层，如一含金、铝、银、铜、镍、铂、钛、镁或者锡金属材料或前述任一者合金材料，而再经涂覆光阻、显影、曝光、剥膜以及蚀刻制程步骤形成电极层30以及与电极层30分离且不相连接的第一接着层21结构，而第二接着层22可经由网刷方式于第一接着层21上形成的一防焊油墨层(solder mask)，其经过铜面处理、印墨、预烤、曝光、显影及后烤的网印制程形成该防焊油墨层，其中防焊油墨层可选自一环氧树脂、IR烘烤型、UV硬化型、液态感光型(LPISM)、干膜型(Dry Film)中任一者型式的油墨材料。
承上所述，在此说明本实用新型的复合接着层20的该凹部200一实施例，如图4，第一接着层21与第二接着层22之间形成有一接触面23，以该接触面23为基准定义第一接着层21的一最大断面宽度，以及第二接着层22的一最大断面宽度，而第二接着层22的该最大断面宽度大于第一接着层21的该最大断面宽度，以形成所述的该凹部200与该上表面10a共构成的凹槽结构，意即该第一接着层21与该第二接着层22之间形成一T字形或倒L形的断面结构，该最大断面宽度定义为自该接触面23水平延伸的一轴向距离。
承上所述，在此说明本实用新型的复合接着层的另一实施例，如图5，本实施例中，复合接着层20’表面具有至少一凹部200＇且包含一第一接着层21’ 及成形于第一接着层21’上的一第二接着层22’，而与前一实施例主要差异在于第二接着层22’的防焊油墨考量可能选用不同的油墨材料或者前述网印制程的不同制程参数设定，于烘烤过程中其二侧因未有第一接着层21支撑而朝基板10方向垂软，意即第一接着层21’与第二接着层22’之间形成一伞状的断面结构，而第一接着层21’与第二接着层22’之间形成有一接触面23’，以该接触面23’为基准定义第一接着层21’的一最大断面宽度，以及第二接着层22’的一最大断面宽度，而第二接着层22’的该最大断面宽度大于第一接着层21’的该最大断面宽度，该最大断面宽度定义为自该接触面23’水平延伸的一轴向距离。
承上所述，在此说明本实用新型的复合接着层的再另一实施例，如图6，本实施例中，复合接着层20＂表面具有一凹部200＂且包含一第一接着层21＂及成形于第一接着层21＂上的一第二接着层22＂，其于前述实施例主要差异在于该第二接着层22＂可于第一接着层21＂上经由分段二道网刷制程依序形成的防焊油墨层，以直接于该防焊油墨层制作并形成一T字形、伞状或倒L形的断面结构，而第一接着层21＂与第二接着层22＂之间形成有一接触面23＂，以该接触面23＂为基准定义第一接着层23＂的一最大断面宽度，以及第二接着层22＂的一最大断面宽度，而第二接着层22＂的该最大断面宽度近似于第一接着层21＂的该最大断面宽度，该最大断面宽度定义为自该接触面23＂水平延伸的一轴向距离。
反射杯50射出成型方式以成形于该杯体预定成型区Z2的上表面10a且具有一顶缘52、一底缘51及一反射面53，该顶缘52与该底缘51环设于固晶区Z1以裸露出该固晶区Z1，而反射面53用以LED晶粒40产生的光经由该反射面50导至特定的方向，而反射杯50成型后包覆于第一接着层21与第二接着层22，其中反射杯50的材质主要为环氧树脂或PPA等复合塑料，而分别成形的第一接着层21透过金属对陶瓷的附着力大于该反射杯50对陶瓷的附着力，该第二接着层22对金属的附着力大于该反射杯50对金属的附着力，故复合接着层20相对于反射杯50具有更好的陶瓷接着性，而反射杯50对于第一接着层21以及第二接着层22以使反射杯50藉由盖覆该复合接着层20形成卡挚且藉由该凹部200与该反射杯50的接触形成一卡扣接合型态，再者，成形后的反射杯50与环设于反射杯50的底缘51的复合接着层20可形成对外界水气以及灰尘微粒的阻挡，以形成有效隔绝，进一步说明；较佳地，包覆于第二 接着层(22,22’,22＂)的反射杯50具有与该第二接着层(22,22’,22＂)的一接触表面积，该接触表面积大于反射杯50与第一接着层(21,21’21＂)的接触表面积。
承上所述，封装层60成形于于反射杯50内且覆盖该LED晶粒40以及于固晶区Z1中的其他元件以阻绝外界水气与灰尘微粒影响，而该封装层60的材料可选自环氧树脂、硅胶、玻璃或前述任一者的组合的透光材料，再者，该封装层可预先混合有波长转换物质，例如萤光转换材料，藉以转换LED晶粒40产生的光波长以形成不同可视颜色，而封装层60可为一平面或一半球形轮廓，在此不限定。
本实用新型的发光二极管封装用基板，其于基板10上表面10a的杯体预定成形区Z2形成有复合接着层20，藉由复合接着层20的接着力差异特性、结构型态以及形成位置，能有效防止反射杯50于陶瓷基底剥离的问题以防止外界水气及灰尘微粒侵入封装内部，有助于提升发光二极管的寿命与效能，再者，同时于形成电极层的过程一并制作第一接着层(21,21’,21＂)，本实用新型亦达到简化制程工序且提供同时解决反射杯50于陶瓷基底剥离的技术方案。
当然，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。

Claims (10)

1.一种发光二极管封装用基板，其特征在于，包括：
一陶瓷基底，具有一上表面，该上表面包含：
一固晶区；以及
一杯体预定成型区，环绕于该固晶区外围，于该杯体预定成型区内的该上表面形成有一复合接着层，该复合接着层的侧表面具有至少一凹部。
2.一种发光二极管封装用基板，其特征在于，包含：
一陶瓷基底，具有一上表面，该上表面包含：
一固晶区；
一杯体预定成型区，环绕于该固晶区外围，于该杯体预定成型区内的该上表面形成有一复合接着层，该复合接着层的侧表面具有至少一凹部；
至少二电极层，设于该固晶区的该上表面；以及
一反射杯，成形于该杯体预定成型区且包覆该复合接着层且延伸至该凹部内。
3.如权利要求1或2所述的发光二极管封装用基板，其特征在于，该复合接着层包含一第一接着层与设于该第一接着层上的一第二接着层，该第一接着层与该第二接着层分别具有一最大断面宽度，该第二接着层的该最大断面宽度大于或等于该第一接着层的该最大断面宽度。
4.如权利要求3所述的发光二极管封装用基板，其特征在于，该第二接着层为一防焊油墨层。
5.如权利要求1或2所述的发光二极管封装用基板，其特征在于，该复合接着层沿该杯体预定成型区形成连续环状。
6.如权利要求1或2所述的发光二极管封装用基板，其特征在于，该复合接着层沿该杯体预定成型区形成间断环状。
7.如权利要求3所述的发光二极管封装用基板，其特征在于，该第一接着层与该第二接着层之间呈一T字形、一伞状或一倒L形的断面结构。
8.如权利要求3所述的发光二极管封装用基板，其特征在于，该第二接着层形成一T字形、一伞状或一倒L形的断面结构。
9.如权利要求2所述的发光二极管封装用基板，其特征在于，该复合接着层包含一第一接着层与设于该第一接着层上的一第二接着层，各该电极层与该第一接着层分离。
10.如权利要求2所述的发光二极管封装用基板，其特征在于，该复合接着层包含一第一接着层与设于该第一接着层上的一第二接着层，各该电极层与该第一接着层为相同材料。
CN201620333652.1U 2016-04-20 2016-04-20 发光二极管封装用基板 Expired - Fee Related CN205621766U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201620333652.1U CN205621766U (zh) 2016-04-20 2016-04-20 发光二极管封装用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620333652.1U CN205621766U (zh) 2016-04-20 2016-04-20 发光二极管封装用基板

Publications (1)

Publication Number Publication Date
CN205621766U true CN205621766U (zh) 2016-10-05

Family

ID=57027952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620333652.1U Expired - Fee Related CN205621766U (zh) 2016-04-20 2016-04-20 发光二极管封装用基板

Country Status (1)

Country Link
CN (1) CN205621766U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449940A (zh) * 2016-10-31 2017-02-22 广东晶科电子股份有限公司 一种led封装器件及其制备方法
CN111834510A (zh) * 2019-04-17 2020-10-27 深圳市明格科技有限公司 发光二极管封装支架

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449940A (zh) * 2016-10-31 2017-02-22 广东晶科电子股份有限公司 一种led封装器件及其制备方法
CN111834510A (zh) * 2019-04-17 2020-10-27 深圳市明格科技有限公司 发光二极管封装支架

Similar Documents

Publication Publication Date Title
JP5611492B1 (ja) Ｌｅｄ装置及びその製造方法
JP4331162B2 (ja) 発光ダイオードパッケージの製造方法
JP4789350B2 (ja) 発光ダイオードの製造方法
US7939901B2 (en) Optical device for reducing disturbance light and manufacturing method thereof
US20140120641A1 (en) Flip chip light emitting device package and manufacturing method thereof
JP5860289B2 (ja) Ｌｅｄ装置の製造方法
KR101476771B1 (ko) 반도체 소자 구조물 및 반도체 소자 구조물을 제조하는 방법
JP2012195587A (ja) 発光素子パッケージおよびその製造方法
US20130161670A1 (en) Light emitting diode packages and methods of making
TWI740359B (zh) 發光二極管封裝器件及其製造方法
JP2016146480A (ja) Ｌｅｄパッケージング構造及びその製造方法
KR20150107086A (ko) 반도체 소자 구조물 및 반도체 소자 구조물을 제조하는 방법
JP2017107965A (ja) パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
CN205621766U (zh) 发光二极管封装用基板
KR101461154B1 (ko) 반도체 소자 구조물을 제조하는 방법
JP2013168647A (ja) 蛍光膜の製造方法及び発光ダイオードパッケージの製造方法
JP2012182357A (ja) Ｌｅｄ発光素子用リードフレーム基板、ｌｅｄ発光素子装置、およびｌｅｄ発光素子用リードフレーム
JP2022180523A (ja) 半導体装置
CN104347558B (zh) 半导体封装件及其制造方法
JP2004319634A (ja) Ｌｅｄランプ及びその製造方法
TWM497854U (zh) 光學模組的封裝結構
JP7148292B2 (ja) 光学装置
KR101450216B1 (ko) 반도체 소자 구조물을 제조하는 방법
TWI630732B (zh) 螢光粉片供應模組、發光二極體封裝結構及其製造方法
KR20120012677A (ko) 발광 소자 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161005

Termination date: 20210420