CN205609508U - 叠层封装体组件以及封装体叠层组件 - Google Patents

叠层封装体组件以及封装体叠层组件 Download PDF

Info

Publication number
CN205609508U
CN205609508U CN201521066505.4U CN201521066505U CN205609508U CN 205609508 U CN205609508 U CN 205609508U CN 201521066505 U CN201521066505 U CN 201521066505U CN 205609508 U CN205609508 U CN 205609508U
Authority
CN
China
Prior art keywords
packaging body
substrate
cantilevered
coupled
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201521066505.4U
Other languages
English (en)
Inventor
J·塔利多
G·迪玛尤加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Inc Philippines
Original Assignee
STMicroelectronics Inc Philippines
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/721,831 external-priority patent/US9768126B2/en
Application filed by STMicroelectronics Inc Philippines filed Critical STMicroelectronics Inc Philippines
Application granted granted Critical
Publication of CN205609508U publication Critical patent/CN205609508U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

一个或多个实施例涉及包括多个叠层封装体的带有一个或多个悬臂式焊盘的半导体封装体。在一个实施例中，凹陷位于封装体的衬底中、面朝悬臂式焊盘。悬臂式焊盘包括其上形成有导电球的导电焊盘。悬臂式焊盘被配置成用于吸收作用在封装体上的应力。

Description

叠层封装体组件以及封装体叠层组件
技术领域
本披露的实施例涉及包括封装体叠层(PoP)的半导体封装体。
背景技术
半导体封装体的可靠性是非常重要的。虽然各种问题导致了半导体封装体的可靠性问题，可靠性问题的一个已知的原因是封装体以及向其上安装封装体的衬底或板由各种类型的材料所形成，每种材料具有不同的热膨胀系数(CTE)。在使用期间产生热量，并且由于不同的CTE，可能会向封装体和/或板内引入应力。应力会例如在焊接点中导致裂缝，如将半导体封装体耦接至印刷电路板(PCB)上的那些焊接点，由此通过扰乱封装体与PCB之间的电耦接而影响封装体的板级可靠性。
当多个封装体堆叠在彼此顶部上时(如在也被称为PoP的叠层封装体中)，由不同的CTE所导致的问题可能会进一步复杂。通常，在PoP中，叠层封装体通过位于相邻封装体之间的多个导电球耦接在一起。由于由不同的CTE所引起的被引入到封装体中的应力，每个封装体都可能会翘曲。同时，两个相邻的封装体可能会翘曲远离彼此，从而使得上部封装体向上弯曲并且下部封装体向下弯曲，由此将这些导电球放置于拉伸性应力中，具体地，将这些导电球放置在PoP的周边处。另外，随着更大数量的封装体堆叠在彼此顶部上，在互连这些封装体的那些焊料球上所产生的应力可能会增加。
实用新型内容
本公开的目的是提供一种叠层封装体组件以及封装体叠层组件，以至少部分地解决现有技术中的上述问题。
根据本公开的一个方面，提供了一种叠层封装体组件，包括：
第一封装体，所述第一封装体包括：
第一衬底，所述第一衬底具有第一表面和第二表面；
在所述第一衬底的所述第二表面中的开口，所述开口在所述第一衬底中在所述第一表面与所述第二表面之间形成第一凹陷；
第一悬臂式焊盘，所述第一悬臂式焊盘从所述第一衬底延伸并且具有面朝所述第一凹陷的第一侧以及形成所述衬底的所述第二表面的一部分的第二侧，
第一导电焊盘，所述第一导电焊盘位于所述第一悬臂式焊盘上；以及
第一半导体裸片，所述第一半导体裸片耦接至所述第一衬底的所述第一表面，所述第一半导体裸片电耦接至所述第一导电焊盘；
耦接至所述第一封装体的多个导电球；以及
堆叠在所述第一封装体下方的第二封装体，所述第二封装体通过所述多个导电球耦接至所述第一封装体，所述第二封装体包括：
第二衬底，所述第二衬底具有第三表面和第四表面；
在所述第三表面中的第二开口，所述第二开口在所述第二衬底中形成第二凹陷；
第二悬臂式焊盘，所述第二悬臂式焊盘从所述第二衬底延伸并且具有面朝所述第二凹陷的第一侧以及形成所述第三表面的一部分的第二侧；
第二导电焊盘，所述第二导电焊盘位于所述第二悬臂式焊盘上；以及
第二半导体裸片，所述第二半导体裸片耦接至所述第二衬底的所述第三表面和所述第四表面之一，所述第二半导体裸片和所述第一半导体裸片之一电耦接至所述第二导电焊盘。
优选地，所述第二悬臂式焊盘在所述衬底的所述第三表面上，并且所述多个导电球之一在第一侧处耦接至所述第二导电焊盘并且在 第二侧处耦接至所述第一导电焊盘。
优选地，所述第一悬臂式焊盘和所述第一导电焊盘分别是多个第一悬臂式焊盘和多个第一导电焊盘之一。
优选地，所述多个第一悬臂式焊盘和所述多个第一导电焊盘位于所述第二表面的周边处。
优选地，所述第二悬臂式焊盘和所述第二导电焊盘分别是多个第二悬臂式焊盘和多个第二导电焊盘之一，其中，所述多个第二导电焊盘通过所述多个导电球电耦接至所述多个第一导电焊盘。
优选地，所述第一悬臂式焊盘和所述第二悬臂式焊盘分别部分地由在所述第一衬底和所述第二衬底中的C形贯通开口、U形贯通开口和V形贯通开口之一形成。
优选地，所述叠层封装体组件进一步包括：在所述第二衬底的所述第四表面中的开口，所述开口在所述第二衬底中形成第三凹陷；以及第三悬臂式焊盘，所述第三悬臂式焊盘从所述第二衬底延伸并且具有面朝所述第三凹陷的第一侧以及形成所述第四表面的一部分的第二侧。
根据本公开的另一方面，提供了一种封装体叠层组件，包括：
第一封装体，所述第一封装体包括耦接至第一衬底的第一表面的第一半导体裸片，所述第一衬底包括与所述第一半导体裸片电连通的多个第一悬臂式焊盘；
耦接至所述第一封装体的多个导电互连件；以及
位于所述第一封装体下方的第二封装体，所述第二封装体包括耦接至第二衬底的第二表面的第二半导体裸片，所述第二封装体通过所述多个导电互连件耦接至所述第一封装体，所述第二衬底包括多个第二悬臂式焊盘，所述多个第二悬臂式焊盘中的至少一个第二悬臂式焊盘与所述第一半导体裸片电连通。
优选地，所述多个第二悬臂式焊盘位于所述第二衬底的所述第二表面上。
优选地，所述多个第二悬臂式焊盘位于所述第二衬底的与所述第 二表面相反的第三表面上。
优选地，所述封装体叠层组件进一步包括在所述第二衬底的所述第二表面上的多个第三悬臂式焊盘，其中，所述多个导电互连件在第一侧处耦接至所述多个第一悬臂式焊盘并且在第二侧处耦接至所述多个第三悬臂式焊盘。
优选地，所述封装体叠层组件进一步包括与所述多个第二悬臂式焊盘相反的多个第三悬臂式焊盘。
优选地，所述第一半导体裸片通过所述多个导电互连件中的一个或多个导电互连件电耦接至所述第二半导体裸片。
优选地，所述多个导电互连件是多个导电球。
一个或多个实施例涉及带有一个或多个悬臂式焊盘的半导体封装体。在一个实施例中，凹陷位于封装体的衬底中、面朝悬臂式焊盘。悬臂式焊盘包括其上形成有导电球的导电焊盘。悬臂式焊盘被配置成用于吸收作用在该封装体上的应力。例如，悬臂式焊盘可以被配置成用于挠曲进入凹陷和/或从凹陷向外挠曲。就此而言，悬臂式焊盘可以响应于正作用在半导体封装体的各种材料上的应力而轻易地进行响应。例如，在操作期间，响应于一种或多种材料的由具有不同的CTE并且以不同的速率膨胀的各种材料所导致的膨胀，悬臂式焊盘可以被配置成向内挠曲、朝向凹陷挠曲和/或向外挠曲远离凹陷。从而，降低了在封装体或耦接至该封装体的PCB的电结构中形成裂缝的可能性。在一个实施例中，悬臂式焊盘可以防止在将封装体电耦接至PCB的多个导电球中发生裂缝或降低其可能性。
在一些实施例中，在衬底的两个相反侧上形成多个悬臂式焊盘。另一个实施例涉及包括带有多个悬臂式焊盘的一个或多个封装体的PoP。在一个实施例中，PoP包括竖直地堆叠在第二封装体上的第一封装体。第一封装体和第二封装体各自包括至少一个悬臂式焊盘。第二封装体包括衬底并且包括在该衬底的相反表面上的多个悬臂式焊盘。
附图说明
在这些附图中，相同的参考号标识相似的元件。未必按比例绘制附图中的元件的尺寸和相对位置。
图1A是根据本披露的一个实施例的半导体封装体的横截面图。
图1B是图1的封装体的特写横截面图。
图1C是图1B的特写视图的特写底视图。
图2是耦接至另一个器件的图1的封装体的特写横截面图。
图3展示了根据一个实施例的包括一些悬臂式焊盘的封装体的底表面。
图4A-4H展示了横截面图，示出了根据一个实施例在各个制造阶段以图1B的特写视图组装图1的封装体。
图5A展示了根据本披露的一个实施例的PoP的横截面图。
图5B是图5A的PoP的特写横截面图。
具体实施方式
应当理解的是，虽然出于说明性目的在此描述了本披露的具体实施例，但是可在不脱离本披露的精神和范围的情况下做出各种修改。
在以下说明中，陈述了某些具体细节以便提供对所披露的主题的不同方面的全面理解。然而，所披露的主题可以在没有这些具体细节的情况下实施。在一些实例中，尚未对包括在此所披露的主题的实施例的众所周知的半导体加工结构和方法进行详细描述以避免模糊本披露的其他方面的描述。
图1A示出了根据本披露的一个实施例的封装体10的横截面图。图1B示出了图1A的一部分的特写视图。封装体10包括在衬底14的上表面13上的半导体裸片12。半导体裸片12包括电子器件(如集成电路)的电结构。
衬底14具有与上表面13相反的下表面15，并且包括一个或多个导电层和绝缘层。在所展示的实施例中，衬底14包括第一绝缘材料层17和第二绝缘材料层19；然而，衬底14可以包括任何数量的 绝缘层。这些绝缘层可以包括任何绝缘材料，包括陶瓷、玻璃、聚合物或任何其他适合的绝缘材料。该一个或多个导电层可以是任何导电材料，如金属材料。在一个实施例中，这些导电层是铜。
半导体裸片12通过粘合材料18耦接至衬底14的上表面13。粘合材料18可以是将半导体裸片12键合至衬底14的上表面13的任何粘合材料18，如粘胶、胶水、环氧化物、双面胶带或任何其他合适的材料。
衬底14的上表面13包括位于半导体裸片12的一个或多个边缘附近的多个导电指状物20。虽然仅示出了两个导电指状物20，应当理解，可以提供任何数量的导电指状物20，包括仅仅一个。在一些实施例中，多个导电指状物20位于半导体裸片12的每一侧上。一般而言，这些导电指状物20互相电隔离，然而，两个或更多个可以通过一个或多个导电迹线耦接在一起。
半导体裸片12电耦接至这些导电指状物20。具体地，半导体裸片12的电子器件通过多条导电接线22耦接至这些导电指状物20。更具体地，导电接线22的第一端27耦接至半导体裸片12的键合焊盘，该键合焊盘可以耦接至电子器件的各个电子部件，并且导电接线的第二端24耦接至导电指状物。在另一个实施例中，如本领域中众所周知的，半导体裸片12的电子器件通过倒装芯片安排耦接至这些导电指状物20。就此而言，这些导电指状物20将位于半导体裸片12下方并且通过多个导电球耦接至半导体裸片12的那些键合焊盘。
衬底14的下表面15包括多个悬臂式焊盘26。如在图1B中最佳地示出的，这些悬臂式焊盘26包括由衬底支撑部分30所支撑的导电焊盘28在悬臂式焊盘26的导电焊盘28上的是导电球31(如焊料球)，该导电球被配置成用于将封装体10耦接至另一个衬底或板，如PCB 50(图2)。
这些悬臂式焊盘26通过位于这些悬臂式焊盘26上方的多个凹陷32以及通过在衬底14中的沿着这些悬臂式焊盘26的三侧的多个贯通开口33而悬置。具体地，这些凹陷32位于第一层17中，并且 这些贯通开口33位于与这些凹陷32连通的第二层19中。如在图1C中最佳地示出的，多个贯通开口33从这些悬臂式焊盘26的一端并沿着这些悬臂式焊盘的侧表面延伸，形成在平面视图中的C形。在平面视图中，贯通开口33可以是与凹陷32一起形成悬臂式焊盘的任何形状。例如，贯通开口33还可以是V形的或U形的。
悬臂式焊盘26的厚度是在将封装体10附接至另一个衬底或板上时为悬臂式焊盘26提供合适的结构支撑同时还允许悬臂式焊盘26的一定挠曲的任何厚度。悬臂式焊盘26可以允许在一个方向上挠曲(如挠曲进入凹陷32或挠曲远离该凹陷)或在两个方向上挠曲(如挠曲进入凹陷32和挠曲远离该凹陷)。
鉴于悬臂式焊盘26挠曲进入凹陷32，凹陷32可以具有足以提供适当的间隙的深度，从而使得悬臂式焊盘26的上表面并不与衬底14的界定凹陷32的内表面相抵接。
这些导电指状物20通过一条或多条导电迹线36和延伸穿过衬底14的多个贯通过孔38电耦接至这些悬臂式焊盘26的导电焊盘28。也就是，这些导电指状物20耦接至位于第一层17上方的迹线36。第一层17上的迹线36通过延伸穿过衬底14的第一层17和第二层19的多个贯通过孔38耦接至第二层19上的迹线36。在所展示的实施例中，内部迹线44将第一层17中的贯通过孔38耦接至第二层19中的贯通过孔38。
电介质层46位于这些迹线36之上并且在衬底14的第一表面和第二表面上。电介质层46可以是任何可以提供保护以免受环境损坏源(如，腐蚀、物理损坏、潮湿损坏或对电特征的其他损坏原因)的影响的材料。在一个实施例中，电介质层46是阻焊掩模材料。该阻焊掩模可以是如在固化过程期间硬化的液体材料。
包封材料48位于衬底之上，围绕该裸片、这些导电指状物20和这些导电接线22。包封材料48可以是任何可以被配置成用于提供保护以免受环境损坏源(如，腐蚀、物理损坏、潮湿损坏或对电子器件的其他损坏原因)的影响的材料。包封材料48可以是模制化合 物，该模制化合物包括以下各项中的一项或多项：聚合物、聚氨酯、丙烯酸、环氧树脂、硅酮或任何其他合适的材料。
图2示出了封装体10的通过这些导电球31耦接至板(如印刷电路板(PCB)50)的部分。如在图2中所示，悬臂式焊盘26挠曲进入凹陷32。悬臂式焊盘26可能能够吸收在封装体的各种材料或部件或耦接至封装体的部件中所产生的应力。具体地，悬臂式焊盘26可以响应于多个力(如由一个或多个部件的热膨胀而造成的那些力)而移入凹陷32和/或移动远离该凹陷，由此防止在电子部件(如导电球31)中形成裂缝或降低其可能性。由于悬臂式焊盘26的灵活性，提高了封装体10的导电接点可靠性或焊接点可靠性。
在安装过程期间，悬臂式焊盘26可以挠曲进入凹陷32，在该安装过程中，封装体10也被安装到PCB 50上。例如，由于多个非平面导电球31(例如，这些导电球的支座高度差)，某些悬臂式焊盘26可以从凹陷朝内或朝外挠曲。在一些实施例中，可以在安装期间施加压力，由此将在这些悬臂式焊盘26上施加力以向内移动。非平面导电球可能由分配不同比例的形成这些球的导电材料或由封装体的各个部件的翘曲所导致。
封装体10可以包括任何数量的悬臂式焊盘26。在一个实施例中，封装体的所有导电焊盘都是悬臂式焊盘26。在其他实施例中，封装体的导电焊盘中只有一些是悬臂式焊盘26，而其他导电焊盘不是悬臂式的。在一个实施例中，悬臂式焊盘26位于封装体上在对应于向焊盘以及位于焊盘上的导电球上施加最大量的预期应力的位置中。
图3展示了封装体10a的底表面的布局，该封装体包括被固定到如上所述的多个悬臂式焊盘26上的多个导电球31以及不是悬臂式的传统焊盘27。也就是，这些悬臂式焊盘26和导电球31位于封装体10a的周边处，而在封装体10a的中心处这些导电焊盘28和导电球31是传统的非悬臂式焊盘。在一些实施例中，在热膨胀期间，位于封装体的周边处的那些导电焊盘和凸块可能受到比那些中心焊盘要大的应力。就此而言，在封装体的外周边处的那些悬臂式焊盘26 能够响应于在其中所产生的应力而挠曲，而那些中心焊盘没有受到显著的应力。
图4A-4H展示了横截面图，展示了根据一个实施例在各个制造阶段以图1B的特写视图组装图1A的封装体10。图4A示出了第一绝缘芯材料层17，该绝缘芯材料可以是陶瓷、玻璃、聚合物或任何合适的芯材料。虽然未示出，在一些实施例中，在至少一部分的加工期间，第一层17可以耦接至支撑结构。第一绝缘材料层17具有第一表面62和第二表面64。
如在图4B中所示出的，去除第一绝缘材料层17的多个部分。具体地，在第一层17的第二表面64中形成多个凹陷32，并且形成从第一表面62延伸至第二表面64的多个通孔66。这些凹陷32对应于用于这些悬臂式焊盘26的位置，并且这些通孔66对应于用于图1A和图1B的那些导电贯通过孔38的位置。
使用标准的半导体加工来形成凹陷32和通孔66，该标准的半导体加工包括使用光敏材料(如光刻胶和蚀刻(例如，湿法蚀刻和/或干法蚀刻))来图案化第二表面。虽然仅示出了一个凹陷和通孔，将对本领域的普通技术人员明显的是，在第一层17的第二表面64中形成了多个凹陷32和通孔66。
如在图4C中所示出的，以导电材料来填充通孔66以形成导电贯通过孔38。类似地，将导电材料沉积在第一层17的第一表面62和第二表面64上、在导电贯通过孔38上方和下方，形成迹线36和导电指状物20。使用标准的半导体加工技术来执行沉积，该标准的半导体加工技术可以包括：图案化导电材料或毯式沉积导电材料，并且然后去除导电材料的多个部分以形成多条迹线和多个导电指状物。如上所述，导电材料可以是任何导电材料，并且在一个实施例中是铜。在另一个实施例中，通孔中的导电材料可以不同于形成迹线的导电材料。
如在图4D中所示出的，第二绝缘材料层19被固定到第一层17的第二表面64上。第二层19可以通过任何方法(包括层压，其可 以包括压力层压和/或热层压)被固定到第一层17上。第二层19的厚度取决于用于第二层19的材料特性而变化，并且还可以取决于形成迹线36和导电焊盘28的导电材料的机械特性。在第二层19是陶瓷的实施例中，第二层19可以是薄膜。
如在图4D中所示出的，在第一层17中的导电贯通过孔38之下在第二层19中形成通孔68。使用标准的加工技术(包括如上文所提到的图案化和蚀刻)来形成通孔68。可以在将第二层19固定到第一层17上之前或之后形成通孔68。
如在图4E中所示出的，将导电材料沉积在第二层19的通孔68中以形成导电贯通过孔38。第二层19的贯通过孔38通过内部迹线44电耦接至第一层17的贯通过孔38。注意，内部迹线44横向延伸出贯通过孔38。鉴于通孔66和68是在不同的加工步骤中蚀刻的，内部迹线44可以解决在第一层17的贯通过孔38与第二层19的贯通过孔38之间所发生的任何未对准问题。
如在图4E中所示出的，将导电材料沉积在第二层19的底表面上以形成迹线36和导电焊盘28。可以使用上文所提到的标准的半导体技术来沉积和图案化导电材料。
如在图4F中所示出的，电介质层46沉积于第一层17和第二层19的多个部分以及第一层17和第二层19上的各种结构(如，迹线36)之上。电介质层46是通过标准的半导体加工技术来沉积的，包括带有图案化和蚀刻的毯式沉积或者图案化光敏材料然后图案化沉积。如上所述，电介质层46可以通过沉积硬化的液体材料来形成。该液体材料可以随着时间硬化或者可以在加热或固化步骤中硬化。
如在图4F中所示出的，第二层19上的导电焊盘28保持暴露，并且第一层17上的导电指状物20保持暴露。此外，第二层19的部分70保持不被电介质层46覆盖。部分70至少部分地位于凹陷32下方。
保持打开的部分70具有与图1C中的贯通开口33的形状相对应的形状。然而，如上文所指出的，部分70的形状可以是在被蚀刻掉 的时候导致第二层19的一部分与凹陷32形成的悬臂式焊盘26的任何形状。从而，该形状可以是任何两边形或三边形，如C形、U形、V形或任何其他合适的形状。
如在图4G中所示出的，如在干法蚀刻或湿法蚀刻步骤中，去除第二层19的在凹陷下方的部分70。在一个实施例中，电介质层充当蚀刻掩模。在去除第二层19的部分70时，形成了悬臂式焊盘26。
如在图4H中所示出的，半导体裸片12通过粘合材料18耦接至衬底14的上表面13。也就是，可以将粘合材料施加到半导体裸片12的上表面13和后表面中的一个或两个上。如在本领域中是众所周知的，导电接线22耦接于半导体裸片12与导电指状物20之间。在衬底14的上表面13之上形成包封材料48，包封封装体的各种部件。可以使用标准的半导体加工技术来形成包封材料，这些技术包括使用模具，在该模具中以及围绕各个部件注入模制化合物。然后，模制化合物在硬化步骤中硬化，该硬化步骤包括固化步骤或加热步骤。可以在悬臂式焊盘26上形成导电球31，如通过焊料分配技术。然而，在其他实施例中，在封装体10将要耦接至其上的另一个器件上形成导电球31。
应当理解的是，这些方法步骤可以以任何顺序执行，从而可以以与所示出和描述的顺序不同的顺序执行。例如，可以在将第一层17和第二层19耦接到一起之前在第二层19中形成贯通开口33。
图5A示出了根据本披露的一个实施例的叠层封装体或PoP 72的横截面图。PoP 72包括堆叠在第二封装体74上的第一封装体(如图1的封装体10)。通过第一封装体10的那些导电球31将第一封装体10机械耦接和电耦接至第二封装体74。虽然示出了两个封装体，该PoP可以包括超过两个封装体。
第二封装体74基本上类似于图1的封装体10，并且包括在结构和功能上类似于第一封装体10的那些元件的许多元件。从而，为了简洁起见，这些类似的元件的结构和功能将不再重复。下面将详细地讨论第二封装体74的不同于第一封装体10的那些元件。
图5B示出了PoP 72的第二封装体74的特写。第二封装体74包括半导体裸片12，该半导体裸片通过本领域中众所周知的倒装芯片安排中的多个导电球31a耦接至衬底14的上表面13上的多个导电焊盘。通过位于衬底14的上表面13上的包封材料48来包封半导体裸片12和这些导电球31a。
该衬底包括两个或三个绝缘材料层，第一层17与两个第二层19在第一层17的相反侧上。第一层17包括在相反侧上形成的多个凹陷32。在所展示的实施例中，这些凹陷32彼此相反地形成；然而，应当理解的是，这些凹陷32可以彼此偏移。这些第二绝缘材料层19包括多个贯通开口33，这些贯通开口与第一绝缘材料层17中的那些凹陷32中的一部分凹陷相配合。这些第二层19在这些凹陷32之上形成多个悬臂式焊盘26。
衬底14包括在衬底14的上表面13与衬底14的下表面15之间提供电连接的多个导电贯通过孔38和多条内部迹线44。这些导电贯通过孔38具有接近上表面13的第一端以及接近下表面15的第二端。这些导电贯通过孔38的第一端和第二端通过迹线36耦接至一个或多个悬臂式焊盘26。就此而言，第二封装体72包括在衬底14的上表面和下表面上的多个悬臂式焊盘26。这些悬臂式焊盘26可以如图5所示在上表面和下表面上彼此相反或者可以彼此偏移。
如在图5A中最佳地示出的，第二封装体74的上表面上的这些悬臂式焊盘26通过这些导电球31耦接至第一封装体10的那些悬臂式焊盘26。就此而言，这些导电球31在第一封装体10与第二封装体74之间提供了电连通。应当理解，在一些实施例中，这些焊盘中只有一些(包括一个)可以是悬臂式焊盘。
多个导电球31a位于第二封装体74上。这些导电球31a提供了在PoP 72外部的电连通。就此而言，这些导电球31a针对第一封装体10和第二封装体74两者提供了外部连通。具体地，第一封装体10具有通过导电球31和导电过孔38以及第二封装体74的迹线44、36到导电球31a的电路径。第二封装体74的半导体裸片12可以电 耦接至第二封装体10的半导体裸片12，如通过贯通过孔38、迹线44、36以及悬臂式焊盘26。虽然未被示出，第一封装体10和第二封装体72可以通过其他导电互连(如从衬底的相反表面延伸的多个导电过孔)由衬底耦接在一起。
使用与以上参照图4A-4H所描述的那些方法类似的方法来形成PoP 72。然而，应当理解的是，第一绝缘材料层17的两侧都将被加工以在两侧上形成那些悬臂式焊盘26。例如，在第一绝缘材料层17的两侧上形成多个凹陷32，并且在第一绝缘材料层17的两侧上形成迹线44和第二绝缘材料层19。
首先，可以如参照图4H所描述的那样在第一封装体10的那些悬臂式焊盘26上形成这些导电球31。替代性地，在第二封装体74的悬臂式焊盘26上形成导电球31、31a。
这些悬臂式焊盘26允许PoP 72中的导电球31、31a的挠曲。也就是，这些悬臂式焊盘26可以向上和/或向下挠曲以容纳作用在其上的应力。就此而言，当悬臂式焊盘挠曲时，第一封装体10和第二封装体74可以保持基本平坦，由此减小了作用在PoP 72的元件上的应力。
在此所讨论的各种实施例可以使用各种类型的材料。下面提供了可以用于图1至图5B的实施例的材料和厚度的一个示例。应该理解的是，以下所设定的这些材料和厚度仅仅是一个示例，并且许多其他的材料和厚度都可以被使用。
衬底的第一绝缘材料层17可以是由日立(Hitachi)公司以部件名称E679-FGB所提供的芯，并且具有在大约0.095mm与0.225mm之间的厚度，然而，许多其他可接受的材料和合适的厚度都可以被使用。第一层的厚度可以取决于悬臂式焊盘是否形成于衬底的彼此相反的相反侧上或者悬臂式焊盘是否形成于衬底的一侧上或在相反侧上彼此偏移。
衬底的那些第二绝缘材料层19可以是由日立公司以部件名称GEA-E679FG(GZPE)所提供的预浸材，并且具有在大约0.032mm 与0.048mm之间的厚度，然而，许多其他可接受的材料和合适的厚度都可以被使用。第一层中的凹陷和第二层中的开口可以在大约0.04mm与0.60mm之间。本技术领域的技术人员应当理解，取决于封装体中所使用的材料(包括第一绝缘材料层)，这些凹陷和开口的厚度可以是不同的。
这些迹线36、导电焊盘28和导电指状物20可以是铜并且可以具有在大约0.012mm与0.023mm之间的厚度。这些电介质层46可以是由太阳铁工(Taiyo)公司以部件名称AUS 308所提供的阻焊掩模，并且具有在大约0.010mm与0.030mm之间的厚度。
以上所描述的各个实施例可以被组合以提供进一步的实施例。在本说明书中引用的和/或在申请数据表中列举的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请和非专利公开通过引用而完全并入于此。如有必要，可以对实施例的各方面进行修改，以利用各专利、申请和出版物的概念来提供更进一步的实施例。
鉴于以上的详细说明，可以对实施例做出这些和其他改变。总之，在以下权利要求书中，所使用的术语不应当被解释为将权利要求书局限于本说明书和权利要求书中所披露的特定实施例，而是应当被解释为包括所有可能的实施例、连同这些权利要求有权获得的等效物的整个范围。相应地，权利要求书并不受到本披露的限制。

Claims (14)

1.一种叠层封装体组件，其特征在于，包括：
第一封装体，所述第一封装体包括：
第一衬底，所述第一衬底具有第一表面和第二表面；
在所述第一衬底的所述第二表面中的开口，所述开口在所述第一衬底中在所述第一表面与所述第二表面之间形成第一凹陷；
第一悬臂式焊盘，所述第一悬臂式焊盘从所述第一衬底延伸并且具有面朝所述第一凹陷的第一侧以及形成所述衬底的所述第二表面的一部分的第二侧，
第一导电焊盘，所述第一导电焊盘位于所述第一悬臂式焊盘上；以及
第一半导体裸片，所述第一半导体裸片耦接至所述第一衬底的所述第一表面，所述第一半导体裸片电耦接至所述第一导电焊盘；
耦接至所述第一封装体的多个导电球；以及
堆叠在所述第一封装体下方的第二封装体，所述第二封装体通过所述多个导电球耦接至所述第一封装体，所述第二封装体包括：
第二衬底，所述第二衬底具有第三表面和第四表面；
在所述第三表面中的第二开口，所述第二开口在所述第二衬底中形成第二凹陷；
第二悬臂式焊盘，所述第二悬臂式焊盘从所述第二衬底延伸并且具有面朝所述第二凹陷的第一侧以及形成所述第三表面的一部分的第二侧；
第二导电焊盘，所述第二导电焊盘位于所述第二悬臂式焊盘上；以及
第二半导体裸片，所述第二半导体裸片耦接至所述第二衬底的所述第三表面和所述第四表面之一，所述第二半导体裸片和所述第一半导体裸片之一电耦接至所述第二导电焊盘。
2.如权利要求1所述的叠层封装体组件，其特征在于，所述第二悬臂式焊盘在所述衬底的所述第三表面上，并且所述多个导电球之一在第一侧处耦接至所述第二导电焊盘并且在第二侧处耦接至所述第一导电焊盘。
3.如权利要求1所述的叠层封装体组件，其特征在于，所述第一悬臂式焊盘和所述第一导电焊盘分别是多个第一悬臂式焊盘和多个第一导电焊盘之一。
4.如权利要求3所述的叠层封装体组件，其特征在于，所述多个第一悬臂式焊盘和所述多个第一导电焊盘位于所述第二表面的周边处。
5.如权利要求3所述的叠层封装体组件，其特征在于，所述第二悬臂式焊盘和所述第二导电焊盘分别是多个第二悬臂式焊盘和多个第二导电焊盘之一，其中，所述多个第二导电焊盘通过所述多个导电球电耦接至所述多个第一导电焊盘。
6.如权利要求1所述的叠层封装体组件，其特征在于，所述第一悬臂式焊盘和所述第二悬臂式焊盘分别部分地由在所述第一衬底和所述第二衬底中的C形贯通开口、U形贯通开口和V形贯通开口之一形成。
7.如权利要求1所述的叠层封装体组件，其特征在于，进一步包括：
在所述第二衬底的所述第四表面中的开口，所述开口在所述第二衬底中形成第三凹陷；以及
第三悬臂式焊盘，所述第三悬臂式焊盘从所述第二衬底延伸并且具有面朝所述第三凹陷的第一侧以及形成所述第四表面的一部分的第二侧。
8.一种封装体叠层组件，其特征在于，包括：
第一封装体，所述第一封装体包括耦接至第一衬底的第一表面的第一半导体裸片，所述第一衬底包括与所述第一半导体裸片电连通的多个第一悬臂式焊盘；
耦接至所述第一封装体的多个导电互连件；以及
位于所述第一封装体下方的第二封装体，所述第二封装体包括耦接至第二衬底的第二表面的第二半导体裸片，所述第二封装体通过所述多个导电互连件耦接至所述第一封装体，所述第二衬底包括多个第二悬臂式焊盘，所述多个第二悬臂式焊盘中的至少一个第二悬臂式焊盘与所述第一半导体裸片电连通。
9.如权利要求8所述的封装体叠层组件，其特征在于，所述多个第二悬臂式焊盘位于所述第二衬底的所述第二表面上。
10.如权利要求8所述的封装体叠层组件，其特征在于，所述多个第二悬臂式焊盘位于所述第二衬底的与所述第二表面相反的第三表面上。
11.如权利要求9所述的封装体叠层组件，其特征在于，进一步包括在所述第二衬底的所述第二表面上的多个第三悬臂式焊盘，其中，所述多个导电互连件在第一侧处耦接至所述多个第一悬臂式焊盘并且在第二侧处耦接至所述多个第三悬臂式焊盘。
12.如权利要求9所述的封装体叠层组件，其特征在于，进一步包括与所述多个第二悬臂式焊盘相反的多个第三悬臂式焊盘。
13.如权利要求8所述的封装体叠层组件，其特征在于，所述第一半导体裸片通过所述多个导电互连件中的一个或多个导电互连件电耦接至所述第二半导体裸片。
14.如权利要求8所述的封装体叠层组件，其特征在于，所述多个导电互连件是多个导电球。
CN201521066505.4U 2015-05-26 2015-12-18 叠层封装体组件以及封装体叠层组件 Withdrawn - After Issue CN205609508U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/721,831 US9768126B2 (en) 2014-12-24 2015-05-26 Stacked semiconductor packages with cantilever pads
US14/721,831 2015-05-26

Publications (1)

Publication Number Publication Date
CN205609508U true CN205609508U (zh) 2016-09-28

Family

ID=56959844

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201521066505.4U Withdrawn - After Issue CN205609508U (zh) 2015-05-26 2015-12-18 叠层封装体组件以及封装体叠层组件
CN201510958774.XA Active CN106206516B (zh) 2015-05-26 2015-12-18 带有悬臂式焊盘的叠层半导体封装体
CN201910592880.9A Pending CN110335823A (zh) 2015-05-26 2015-12-18 带有悬臂式焊盘的叠层半导体封装体

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201510958774.XA Active CN106206516B (zh) 2015-05-26 2015-12-18 带有悬臂式焊盘的叠层半导体封装体
CN201910592880.9A Pending CN110335823A (zh) 2015-05-26 2015-12-18 带有悬臂式焊盘的叠层半导体封装体

Country Status (1)

Country Link
CN (3) CN205609508U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206516A (zh) * 2015-05-26 2016-12-07 意法半导体公司 带有悬臂式焊盘的叠层半导体封装体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191368B1 (en) * 1995-09-12 2001-02-20 Tessera, Inc. Flexible, releasable strip leads
JP3022312B2 (ja) * 1996-04-15 2000-03-21 日本電気株式会社 プローブカードの製造方法
US6064576A (en) * 1997-01-02 2000-05-16 Texas Instruments Incorporated Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board
JP3099066B1 (ja) * 1999-05-07 2000-10-16 東京工業大学長 薄膜構造体の製造方法
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US6992399B2 (en) * 2002-05-24 2006-01-31 Northrop Grumman Corporation Die connected with integrated circuit component for electrical signal passing therebetween
KR20040089244A (ko) * 2003-04-11 2004-10-21 주식회사 유림하이테크산업 프로브 카드의 니들 어셈블리
KR100854031B1 (ko) * 2006-07-28 2008-08-26 삼성전자주식회사 적층형 비지에이 반도체 패키지
US7982316B1 (en) * 2008-02-04 2011-07-19 Amkor Technology, Inc. Semiconductor package having a land to absorb thermal and mechanical stress and fabricating method thereof
US8163596B2 (en) * 2009-03-24 2012-04-24 General Electric Company Stackable electronic package and method of making same
US8912649B2 (en) * 2011-08-17 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy flip chip bumps for reducing stress
CN205609508U (zh) * 2015-05-26 2016-09-28 意法半导体公司 叠层封装体组件以及封装体叠层组件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206516A (zh) * 2015-05-26 2016-12-07 意法半导体公司 带有悬臂式焊盘的叠层半导体封装体

Also Published As

Publication number Publication date
CN110335823A (zh) 2019-10-15
CN106206516B (zh) 2019-08-06
CN106206516A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN103109367B (zh) 可堆叠的模塑微电子封装
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
CN101499445B (zh) 半导体器件及其制造方法
JP5147678B2 (ja) 微細配線パッケージの製造方法
TWI591762B (zh) 封裝裝置及其製作方法
CN103779235A (zh) 扇出晶圆级封装结构
CN101312203A (zh) 具有晶粒接收开孔之芯片尺寸影像传感器及其制造方法
CN108766940A (zh) 用于3d封装的应力补偿层
TW201803073A (zh) 電氣互連橋接技術
CN104037142B (zh) 封装对准结构及其形成方法
TWI609468B (zh) 封裝體裝置及其製造方法
CN205609508U (zh) 叠层封装体组件以及封装体叠层组件
TWI546931B (zh) 半導體器件的製作方法
US9768126B2 (en) Stacked semiconductor packages with cantilever pads
JP2011060892A (ja) 電子装置、電子装置の製造方法
TWI474411B (zh) 半導體裝置結構及其製造方法
JP5484532B2 (ja) 微細配線パッケージ
US11270894B2 (en) Manufacturing method for semiconductor package with cantilever pads
CN104851847B (zh) 封装装置及其制作方法
JP5934057B2 (ja) プリント回路基板
KR102625995B1 (ko) 반도체 패키지 구조, 방법, 소자 및 전자 제품
TWI753468B (zh) 具散熱結構之基板結構及其製造方法
KR20170034157A (ko) 패키지 기판 및 그 제조방법
TWM642378U (zh) 半導體封裝載板結構
CN106469706A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20160928

Effective date of abandoning: 20190806

AV01 Patent right actively abandoned