CN205263260U - 芯片失效分析的测试装置 - Google Patents

芯片失效分析的测试装置 Download PDF

Info

Publication number
CN205263260U
CN205263260U CN201521029977.2U CN201521029977U CN205263260U CN 205263260 U CN205263260 U CN 205263260U CN 201521029977 U CN201521029977 U CN 201521029977U CN 205263260 U CN205263260 U CN 205263260U
Authority
CN
China
Prior art keywords
chip
metal
under test
sheet metal
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201521029977.2U
Other languages
English (en)
Inventor
董宁
刘攀超
刘泽华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hua Mark Mark Detection Technology Co Ltd
Original Assignee
Centre Testing International Group Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre Testing International Group Co ltd filed Critical Centre Testing International Group Co ltd
Priority to CN201521029977.2U priority Critical patent/CN205263260U/zh
Application granted granted Critical
Publication of CN205263260U publication Critical patent/CN205263260U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Measuring Leads Or Probes (AREA)

Abstract

本实用新型公开了一种芯片失效分析的测试装置,其测试夹具包括底板、载板及夹板,底板中央设有均匀布置的金属凸起,贯穿载板上表面、下表面设有与金属凸起对应的均匀布置的通孔,通孔内设有用于与被测芯片的引脚连接的连接件,连接件包括设于载板上表面的金属薄片及连接于金属薄片下的金属探针,金属探针套设有弹性部件,且弹性部件固定于通孔内壁,被测芯片置于载板上表面时,夹板轻压于被测芯片上,被测芯片的引脚压于金属薄片上,弹性部件一起被压缩,且金属探针与金属凸起电性连接;其测试机台用于对被测芯片输出测试信号,且可选择地与金属凸起电性连接。本实用新型是一种能够广泛适用于各种封装结构的芯片进行失效分析的测试设备。

Description

芯片失效分析的测试装置
技术领域
本实用新型涉及芯片失效分析技术领域,尤其涉及一种能够广泛适用于各种封装结构的芯片进行失效分析的测试装置。
背景技术
一般来说,集成电路在研制、生产和使用过程中失效不可避免,随着人们对产品质量和可靠性要求的不断提高,失效分析工作也显得越来越重要,通过芯片失效分析,可以帮助集成电路设计人员找到设计上的缺陷、工艺参数的不匹配或设计与操作中的不当等问题。失效分析的意义主要表现具体来说,失效分析的意义主要表现在以下几个方面:失效分析是确定芯片失效机理的必要手段。失效分析为有效的故障诊断提供了必要的信息。失效分析为设计工程师不断改进或者修复芯片的设计,使之与设计规范更加吻合提供必要的反馈信息。失效分析可以评估不同测试向量的有效性,为生产测试提供必要的补充,为验证测试流程优化提供必要的信息基础。失效分析主要步骤和内容芯片开封:去除IC封胶,同时保持芯片功能的完整无损,保持die,bondpads,bondwires乃至lead-frame不受损伤,为下一步芯片失效分析实验做准备。SEM扫描电镜/EDX成分分析:包括材料结构分析/缺陷观察、元素组成常规微区分析、精确测量元器件尺寸等等。探针测试:以微探针快捷方便地获取IC内部电信号。镭射切割:以微激光束切断线路或芯片上层特定区域。
在提高产品良率的过程中,产品工程师需要对问题产品进行电性及物理失效分析,从而对产品进行诊断。通过电性失效分析,往往可以找出缺陷在版图上的位置,为明确缺陷的具体情况,需要进行物理失效分析,主要包括剥层、聚焦离子束、扫描电子显微镜(TEM)、VC定位技术和缺陷化学成分分析。电性失效分析是物理失效分析的前提,物理失效分析结果是电性失效分析的目的和佐证。在失效分析中,各个步骤工作配合应用,缺一不可。
为了确定物理失效分析和电性失效分析,需要对芯片的各个引脚进行连接测试,而在检测行业中,往往会遇到各种尺寸和封装类型的芯片,每种芯片在测试之前需要制作夹具,这是一项相当繁琐的工作,因此有必要研发出一种能够广泛适用于各种封装结构的芯片进行失效分析的测试装置。
实用新型内容
本实用新型的目的是提供一种能够广泛适用于各种封装结构的芯片进行失效分析的测试装置。
为了实现上述目的,本实用新型提供的技术方案为:提供一种芯片失效分析的测试装置,包括:
测试夹具,所述测试夹具包括底板、载板及夹板,所述底板中央设有均匀布置的金属凸起,贯穿所述载板上表面、下表面设有与所述金属凸起对应的均匀布置的通孔,所述通孔内设有用于与被测芯片的引脚连接的连接件,所述连接件包括设于所述载板上表面的金属薄片及连接于所述金属薄片下的金属探针,所述金属探针套设有弹性部件,且所述弹性部件固定于所述通孔内壁,被测芯片置于所述载板上表面时,所述夹板轻压于所述被测芯片上,被测芯片的引脚压于所述金属薄片上,所述弹性部件一起被压缩,且所述金属探针与所述金属凸起电性连接;
测试机台,所述测试机台用于对被测芯片输出测试信号,且可选择地与所述金属凸起电性连接。
所述金属薄片微凸地设于所述载板上表面。
所述底板上还设有印刷电路及若干金属柱,所述印刷电路一端与所述金属凸起电性连接,另一端与所述金属柱电性连接,且所述测试机台可选择地与任一根所述金属柱电性连接。
所述金属薄片与所述金属探针为一体结构,且所述弹性部件为下端具有向所述通孔内壁方向凸设的凸台,且所述弹性部件为弹簧,且所述弹簧上端抵触于所述金属薄片的下端面,所述弹簧下端通过所述凸台卡合于所述通孔内壁处。
所述通孔内设有电磁屏蔽层,并在所述通孔内壁处涂覆有粗糙的绝缘层结构。
所述通孔分为上、下两段,且所述通孔的上段内径稍大于下段内径,且下段与上段之间形成台阶结构,且所述弹簧上端抵触于所述金属薄片的下端面,所述弹簧下端卡合于所述台阶结构上。
所述通孔为上大下小的圆台状结构,所述弹簧上端抵触于所述金属薄片的下端面,所述弹簧下端卡合于所述通孔内壁处。
所述夹板包括夹板主体及可连接于所述夹板主体下部的固定板,所述固定板根据被测芯片的外形开设固定槽,且被测芯片嵌合于所述固定槽内,所述固定板与所述夹板主体螺纹连接固定。
还包括高倍摄像头,所述高倍摄像头设于所述夹板上方,且所述夹板主体及固定板均为高度透明结构,当所述夹板轻压于所述被测芯片并将被测芯片的引脚压于所述金属薄片上时,可通过所述高倍摄像头观察被测芯片的引脚与所述金属薄片的接触是否良好。
所述金属薄片刷有用于与被测芯片引脚良好接触的锡膏层或导电银浆层。
与现有技术相比,本实用新型芯片失效分析的测试装置,由于所述载板中,贯穿所述载板上表面及下表面设有均匀布置的通孔,因此,当被测芯片放置于所述载板上时,无论是哪种封装类型的芯片,均能够将引脚置于所述通孔上的所述金属薄片上,所述金属薄片由于和所述金属探针电性连接,因此所述金属薄片受压时,所述金属探针与所述金属凸起连接,而所述测试机台只需将对应的所述金属凸起电性连接,则可以向被测芯片输入测试信号。因此,本实用新型是一种能够对不同的芯片进行测试的适用范围极广的测试设备,极大地缩短了测试设备的研发时间和降低设备的开发费用。
通过以下的描述并结合附图,本实用新型将变得更加清晰,这些附图用于解释本实用新型的实施例。
附图说明
图1为本实用新型芯片失效分析的测试装置一个实施例的示意图。
图2为如图1所示的芯片失效分析的测试装置的底板的一个实施例的结构示意图。
图3为如图1所示的芯片失效分析的测试装置的载板的一个实施例的结构示意图。
图4为如图1所示的芯片失效分析的测试装置的连接件的一个实施例的结构示意图。
图5为如图1所示的芯片失效分析的测试装置的通孔的一个实施例的截面结构的示意图。
图6为如图1所示的芯片失效分析的测试装置的通孔的另一个实施例的截面结构的示意图。
具体实施方式
现在参考附图描述本实用新型的实施例,附图中类似的元件标号代表类似的元件。如上所述,如图1-6所示,本实用新型实施例提供的芯片失效分析的测试装置100,包括:
测试夹具1,所述测试夹1具包括底板10、载板11及夹板12,所述底板10中央设有均匀布置的金属凸起101,贯穿所述载板11上表面、下表面设有与所述金属凸起101对应的均匀布置的通孔110,所述通孔110内设有用于与被测芯片的引脚连接的连接件111,所述连接件111包括设于所述载板11上表面的金属薄片1110及连接于所述金属薄片1110下的金属探针1111,所述金属探针1111套设有弹性部件,且所述弹性部件固定于所述通孔110内壁,被测芯片2置于所述载板11上表面时,所述夹板12轻压于所述被测芯片2上,被测芯片2的引脚压于所述金属薄片1110上,所述弹性部件一起被压缩,且所述金属探针1111与所述金属凸起101电性连接;在本实施例中,所述底板10中央布设的金属凸起101和所述载板11设置的所述通孔110均是一个阵列,该阵列中的凸起和通孔的数量及凸起与通孔的大小也是可以预先设置的,根据目前常见的芯片的引脚的结构和引脚之间的间距设置。需要说明的是,由于目前现有技术的芯片的封装结构通常是:双列直插式封装(DIP)、小外形封装(SOP)、小尺寸封装(SOJ)、四面引线扁平封装(QFP)、球栅阵列(BGA)结构,以上各种封装结构,无论何种封装,基本上都可以分为将引脚设置成常见引脚状,或者球栅阵列状,只需确保将引脚与所述金属薄片1110良好接触即可,且如果当被测芯片2置于所述金属薄片1110时,如果引脚太粗而所述金属薄片的面积小于引脚接触面时,可以将该被测芯片2的一个引脚同时接触两个相邻的所述金属薄片1110,此时,通常只需将两个相邻的所述金属薄片1110中其中一个与所述测试机台3电性连接即可,并不妨碍所述测试机台3对被测芯片2输出测试信号。此外,所述金属凸起101与所述通孔110的尺寸是相对应的,并且可以根据测试需要预制所述底板10及所述载板11。
测试机台3,所述测试机台3用于对被测芯片2输出测试信号,且可选择地与所述金属凸起101电性连接。在所述底板10上的所述金属凸起101的数量可以是比较庞大的,如此能够方便测试不同引脚数量的被测芯片2,因此在测试过程中,只需将被所述测试芯片2的引脚所接触到的所述金属凸起101进行电性连接即可。所述测试机台3输出何种测试信号,通常是通过硬件描述语言verilog发开的芯片测试激励。
在一个实施例中,所述金属薄片1110微凸地设于所述载板11上表面。将所述金属薄片1110微凸设置的目的是能够使得被测芯片2的引脚更好地与所述金属薄片1110接触,且能够更好地区分哪个部分接触不良,比如是否存在一个引脚没有正对地压住对应的所述金属薄片1110的情况。
在一个实施例中,如图2所示,所述底板10上还设有印刷电路及金属柱102,图2所示为只是示例出部分的所述金属柱102,所述印刷电路一端与所述金属凸起101电性连接,另一端与所述金属柱102电性连接,且所述测试机台3可选择地与任一根所述金属柱102电性连接。所述金属柱102可通过螺纹连接于所述底板10上,平时可以将所述金属柱102卸下来,待需要使用时再将其装上,方便携带和保存。
在一个实施例中,所述金属薄片1110与所述金属探针1111为一体结构,且所述弹性部件为下端具有向所述通孔110内壁方向凸设的凸台1113,且所述弹性部件为弹簧1112,且所述弹簧1112上端抵触于所述金属薄片1110的下端面,所述弹簧1112下端通过所述凸台1113卡合于所述通孔110内壁处。由于设置有所述凸台1113,因此能够确保没有被压倒的所述连接件111不与所述金属凸起101接触。
一个实施例中,所述通孔110内设有电磁屏蔽层,并在所述通孔110内壁处涂覆有粗糙的绝缘层结构。通过设置所述电磁屏蔽层,能够相互屏蔽相邻的所述金属探针1111之间的电磁干扰,而所述绝缘层结构能够确保所述金属探针1111与所述载板11之间保持绝缘,而粗糙内壁结构则能确保所述凸台1113能够很好地卡合于所述通孔110内壁处。
一个实施例中,如图5所示为通孔110的一个实施例的截面结构的示意图。所述通孔110分为上、下两段,且所述通孔110的上段内径稍大于下段内径,且下段与上段之间形成台阶结构1101,且所述弹簧1112上端抵触于所述金属薄片1110的下端面,所述弹簧1112下端卡合于所述台阶结构1101上。即是将所述弹簧1112限位于所述通孔110的上段,在本实施例中,所述通孔110上段与下段必须确保为同轴结构,且由于所述通孔110上、下两段为可以分开开模,然后通过黏贴固定或者螺纹连接固定。
一个实施例中,如图6所示为通孔110的另一个实施例的截面结构示意图。所述通孔110为上大下小的圆台状结构,所述弹簧1112上端抵触于所述金属薄片1110的下端面,所述弹簧1112下端卡合于所述通孔110内壁处。本实施例相比如图5所示的实施例中,其加工制作过程更加简易,但是对所述载板11材质的机械性能要求更高,需要更加坚固耐用的材质。
一个实施例中,如图1所示,所述夹板12包括夹板主体121及可连接于所述夹板主体121下部的固定板122,所述固定板122根据被测芯片2的外形开设固定槽,且被测芯片2嵌合于所述固定槽内,所述固定板122与所述夹板主体121螺纹连接固定。通过将所述夹板12分为两部分的结构,因此,每次针对不同型号、尺寸的被测芯片2,只需对所述固定板122进行改造即可,能够有效地降低模版的开发难度及开发成本。
一个实施例中,如图1所示,还包括高倍摄像头4,所述高倍摄像头4设于所述夹板12上方,且所述夹板主体121及固定板122均为高度透明结构,当所述夹板12轻压于所述被测芯片2并将被测芯片2的引脚压于所述金属薄片1110上时,可通过所述高倍摄像头4观察被测芯片2的引脚与所述金属薄片1110的接触是否良好。所述高倍摄像头4须连接带有显示器的计算机组合使用,此外,在本实施例中,如果遇到尺寸很小的被测芯片2,可以其直接固定与所述固定板122上,并置于所述金属薄片1110上,此时所述固定板122并没有连接所述夹板主体121,如此通过所述高倍摄像头4直接进行观察和对准,其效果更好。
一个实施例中,所述金属薄片1110刷有用于与被测芯片2引脚良好接触的锡膏层或导电银浆层。通过所述锡膏层或导电银浆层,能够极大地提高被测芯片2与所述金属薄片1110之间的电性接触性能。申请人在长期的操作过程中,发现刷所述锡膏层或导电银浆层以提高电性接触性能的效果是极佳的,尤其适合小尺寸被测芯片2。
结合图1-6,与现有技术相比,本实用新型芯片失效分析的测试装置100,由于所述载板11中,贯穿所述载板11上表面及下表面设有均匀布置的通孔110,因此,当被测芯片2放置于所述载板11上时,无论是哪种封装类型的芯片,均能够将引脚置于所述通孔110上的所述金属薄片1110上,所述金属薄片1110由于和所述金属探针1111电性连接,因此所述金属薄片1110受压时,所述金属探针1111与所述金属凸起101起连接,而所述测试机台3只需将对应的所述金属凸起101电性连接,则可以向被测芯片2输入测试信号。因此,本实用新型是一种能够对不同的芯片进行测试的适用范围极广的测试设备,极大地缩短了测试设备的研发时间和降低设备的开发费用。
以上所揭露的仅为本实用新型的优选实施例而已,当然不能以此来限定本实用新型之权利范围,因此依本实用新型申请专利范围所作的等同变化,仍属本实用新型所涵盖的范围。

Claims (10)

1.一种芯片失效分析的测试装置,其特征在于,包括:
测试夹具,所述测试夹具包括底板、载板及夹板,所述底板中央设有均匀布置的金属凸起,贯穿所述载板上表面、下表面设有与所述金属凸起对应的均匀布置的通孔,所述通孔内设有用于与被测芯片的引脚连接的连接件,所述连接件包括设于所述载板上表面的金属薄片及连接于所述金属薄片下的金属探针,所述金属探针套设有弹性部件,且所述弹性部件固定于所述通孔内壁,被测芯片置于所述载板上表面时,所述夹板轻压于所述被测芯片上,被测芯片的引脚压于所述金属薄片上,所述弹性部件一起被压缩,且所述金属探针与所述金属凸起电性连接;
测试机台,所述测试机台用于对被测芯片输出测试信号,且可选择地与所述金属凸起电性连接。
2.如权利要求1所述的芯片失效分析的测试装置,其特征在于,所述金属薄片微凸地设于所述载板上表面。
3.如权利要求1所述的芯片失效分析的测试装置,其特征在于,所述底板上还设有印刷电路及若干金属柱,所述印刷电路一端与所述金属凸起电性连接,另一端与所述金属柱电性连接,且所述测试机台可选择地与任一根所述金属柱电性连接。
4.如权利要求2所述的芯片失效分析的测试装置,其特征在于,所述金属薄片与所述金属探针为一体结构,且所述弹性部件为下端具有向所述通孔内壁方向凸设的凸台,且所述弹性部件为弹簧,且所述弹簧上端抵触于所述金属薄片的下端面,所述弹簧下端通过所述凸台卡合于所述通孔内壁处。
5.如权利要求4所述的芯片失效分析的测试装置,其特征在于,所述通孔内设有电磁屏蔽层,并在所述通孔内壁处涂覆有粗糙的绝缘层结构。
6.如权利要求4所述的芯片失效分析的测试装置,其特征在于,所述通孔分为上、下两段,且所述通孔的上段内径稍大于下段内径,且下段与上段之间形成台阶结构,且所述弹簧上端抵触于所述金属薄片的下端面,所述弹簧下端卡合于所述台阶结构上。
7.如权利要求4所述的芯片失效分析的测试装置,其特征在于,所述通孔为上大下小的圆台状结构,所述弹簧上端抵触于所述金属薄片的下端面,所述弹簧下端卡合于所述通孔内壁处。
8.如权利要求1所述的芯片失效分析的测试装置,其特征在于,所述夹板包括夹板主体及可连接于所述夹板主体下部的固定板,所述固定板根据被测芯片的外形开设固定槽,且被测芯片嵌合于所述固定槽内,所述固定板与所述夹板主体螺纹连接固定。
9.如权利要求7所述的芯片失效分析的测试装置,其特征在于,还包括高倍摄像头,所述高倍摄像头设于所述夹板上方,且所述夹板主体及固定板均为高度透明结构,当所述夹板轻压于所述被测芯片并将被测芯片的引脚压于所述金属薄片上时,可通过所述高倍摄像头观察被测芯片的引脚与所述金属薄片的接触是否良好。
10.如权利要求1所述的芯片失效分析的测试装置,其特征在于,所述金属薄片刷有用于与被测芯片引脚良好接触的锡膏层或导电银浆层。
CN201521029977.2U 2015-12-10 2015-12-10 芯片失效分析的测试装置 Expired - Fee Related CN205263260U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201521029977.2U CN205263260U (zh) 2015-12-10 2015-12-10 芯片失效分析的测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201521029977.2U CN205263260U (zh) 2015-12-10 2015-12-10 芯片失效分析的测试装置

Publications (1)

Publication Number Publication Date
CN205263260U true CN205263260U (zh) 2016-05-25

Family

ID=56004782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201521029977.2U Expired - Fee Related CN205263260U (zh) 2015-12-10 2015-12-10 芯片失效分析的测试装置

Country Status (1)

Country Link
CN (1) CN205263260U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105425139A (zh) * 2015-12-10 2016-03-23 华测检测认证集团股份有限公司 芯片失效分析的测试设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105425139A (zh) * 2015-12-10 2016-03-23 华测检测认证集团股份有限公司 芯片失效分析的测试设备

Similar Documents

Publication Publication Date Title
CN102012470B (zh) 封装基板的电性测试转接板及其方法
KR0131389B1 (ko) 비지에이 반도체패키지의 와이어본딩 검사방법
CN105572561A (zh) 通用型芯片失效分析的测试设备
CN205484688U (zh) 芯片失效分析仪
CN205484687U (zh) 通用型芯片失效分析的测试装置
US8994397B2 (en) Thermal pad shorts test for wire bonded strip testing
CN204044247U (zh) 一种挠性线路板阻值测试仪
CN105425139A (zh) 芯片失效分析的测试设备
CN105388413A (zh) 芯片失效分析仪器
KR960011257B1 (ko) 번인 소켓 및 이를 사용한 번인 테스트 방법
CN205263260U (zh) 芯片失效分析的测试装置
CN103077913A (zh) 一种裸芯片老炼用引出装置及老炼方法
CN106442573A (zh) 一种微波表贴元器件快速无损检测装置
CN109031102A (zh) 一种芯片测试装置
CN205484689U (zh) 失效分析系统
CN105425138A (zh) 失效分析系统
US20090066349A1 (en) Probe system
KR101399542B1 (ko) 프로브 카드
KR100786771B1 (ko) 웨이퍼 검사용 프로브카드
KR101421048B1 (ko) 능동소자 칩이 탑재된 반도체 검사 장치
CN209044015U (zh) 一种高精准芯片设计分析设备
JP2014038091A (ja) 電気検査用治具の製造方法
CN209640378U (zh) 测试治具的转接座结构
CN104181336A (zh) 测试模块
CN106601639B (zh) 不着检出测试方法及其所用的基板与压板

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181105

Address after: 201206 new Jinqiao Road, Pudong, Shanghai 1996

Patentee after: Shanghai Hua mark mark detection technology Co., Ltd.

Address before: 518101 C, Hongwei Industrial Park, 70 District, Baoan District, Shenzhen, Guangdong.

Patentee before: CENTRE TESTING INTERNATIONAL GROUP CO., LTD.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160525

Termination date: 20191210

CF01 Termination of patent right due to non-payment of annual fee