CN205211381U - 像素阵列的栅极驱动装置及显示面板 - Google Patents

Abstract

公开了一种像素阵列的栅极驱动装置及显示面板。所述像素阵列包括N条栅线，所述栅极驱动装置包括：多个栅极驱动器，其中，所述N条栅线被划分为多个组，每个组包括多条栅线，每个栅极驱动器与所述多个组一一对应，并且每个栅极驱动器用于为其对应的组中的多条栅线产生栅极驱动信号；驱动器控制模块，用于产生多个驱动器控制信号，所述多个驱动器控制信号与所述多个栅极驱动器一一对应，并且所述多个驱动器控制信号中任两个驱动器控制信号的状态切换相差至少第一时间，其中，在所述多个驱动器控制信号的控制下，所述多个栅极驱动器依序从第一状态切换到第二状态，每个栅极驱动器在所述第二状态下为其对应的组中的多条栅线同时产生同相位的栅极驱动信号。

Description

像素阵列的栅极驱动装置及显示面板

技术领域

本实用新型涉及显示领域，并且更具体地涉及一种像素阵列的栅极驱动装置及显示面板。

背景技术

液晶显示器属于动态扫描式显示产品。在显示一帧画面时，液晶显示器逐像素行地扫描像素，利用人眼的视觉残留效应使得人眼能够感受到所显示的一帧画面，从而实现整个画面的显示。因此，在液晶显示器的正常显示过程中，在每个时间点，只有一条栅线的栅线信号为扫描信号(例如高电压)以扫描其对应的像素行，而其余栅线的栅线信号均为非扫描信号(例如低电压)。

然而，在液晶显示器开机时，由于需要将每条栅线的栅线信号均初始化至低电压(VGL)以将所有像素行均初始化至未扫描状态，因此会导致提供低电压的电源电压端的电流瞬间变得很大；另一方面，在液晶显示器关机时，由于消除关机残影和保护液晶显示器等原因，需要将每条栅线的栅线信号均置于高电压(VGH)，使得所有像素行都处于被扫描状态以实现所有像素的快速放电，此时会导致提供高电压的电源电压端的电流瞬间变得很大。

由于液晶显示器在开机或关机时导致提供低电压(VGL)或高电压(VGH)的电源电压端的输出电流瞬间变得很大，即导致提供低电压(VGL)或高电压(VGH)的电源芯片的负载瞬间变得很大，也使得电源芯片的电源输入端从外部电源接收的输入电流也瞬间变得很大，容易造成电源芯片被损坏、液晶显示面板上电源芯片的电源输入端与外部电源之间的连线被烧毁、液晶显示面板上的熔丝被损坏。

因此，需要能够降低液晶显示器在开机或关机时的电流冲击的栅极驱动装置。

实用新型内容

为了解决上述技术问题，提出了一种栅极驱动装置，其通过将液晶显示器的所有栅线划分为多个组，在开机时将每组栅线的初始化操作错开一段时间并且在关机时将每组栅线的放电操作错开一段时间，来降低液晶显示器在开机或关机时的电流冲击。

根据本实用新型一方面，提供了一种像素阵列的栅极驱动装置，所述像素阵列包括N条栅线，所述栅极驱动装置包括：多个栅极驱动器，其中，所述N条栅线被划分为多个组，每个组包括多条栅线，所述多个栅极驱动器与所述多个组一一对应，并且每个栅极驱动器用于为其对应的组中的多条栅线产生栅极驱动信号，其中N大于等于4；驱动器控制模块，用于产生多个驱动器控制信号，所述多个驱动器控制信号与所述多个栅极驱动器一一对应，并且所述多个驱动器控制信号中任两个驱动器控制信号的状态切换相差至少第一时间，其中，在所述多个驱动器控制信号的控制下，所述多个栅极驱动器依序从第一状态切换到第二状态，每个栅极驱动器在所述第二状态下为其对应的组中的多条栅线同时产生同相位的栅极驱动信号。

根据本实用新型实施例，所述第一状态为正常操作状态，所述第二状态为关机瞬态。在所述第一状态下，在任一时刻，所述多个栅极驱动器中的一个栅极驱动器为其对应的组中的多条栅线产生的多个栅极驱动信号中仅一个栅极驱动信号处于有效驱动电平而其余栅极驱动信号处于无效驱动电平，并且所述多个栅极驱动器中的其余栅极驱动器所产生的栅极驱动信号均处于无效驱动电平；在所述栅极驱动器中的一个栅极驱动器从所述第一状态切换到所述第二状态时，该栅极驱动器为其对应的组中的多条栅线同时产生处于有效驱动电平的栅极驱动信号。

根据本实用新型实施例，所述第一状态为关机状态，在所述第一状态下，每个栅极驱动器均不输出栅极驱动信号；所述第二状态为开机瞬态，在所述栅极驱动器中的一个栅极驱动器从所述第一状态切换到所述第二状态时，该栅极驱动器为其对应的组中的多条栅线同时产生处于无效驱动电平的栅极驱动信号。

根据本实用新型实施例，所述驱动器控制模块包括：多个控制信号产生模块，每个控制信号产生模块包括：控制电压产生模块，用于产生控制电压；以及输出模块，其第一输入端接收所述控制电压产生模块产生的控制电压，其第二输入端接收参考电压，其输出端作为该控制信号产生模块的输出端，并且用于基于控制电压和参考电压产生一个驱动器控制信号，在所述控制电压和参考电压满足第一关系时，所述驱动器控制信号为第一电平，而在所述控制电压和参考电压不满足所述第一关系时，所述驱动器控制信号为第二电平。

根据本实用新型实施例，所述驱动器控制模块包括：首控制信号产生模块、以及多个延迟单元；所述首控制信号产生模块用于产生第一驱动器控制信号，并且包括：控制电压产生模块，用于产生控制电压；以及输出模块，其第一输入端接收所述控制电压产生模块产生的控制电压，其第二输入端接收参考电压，其输出端作为所述首控制信号产生模块的输出端，并且用于基于控制电压和参考电压产生所述第一驱动器控制信号，在所述控制电压和参考电压满足第一关系时，所述第一驱动器控制信号为第一电平，而在所述控制电压和参考电压不满足所述第一关系时，所述第一驱动器控制信号为第二电平；所述多个延迟单元用于基于所述第一驱动器控制信号产生所述多个驱动器控制信号中除第一驱动器控制信号以外的其它驱动器控制信号。

根据本实用新型另一方面，提供了一种显示面板，其包括像素阵列、源极驱动装置、以及根据本实用新型实施例的栅极驱动装置。

采用根据本实用新型实施例的栅极驱动装置，通过利用彼此之间存在时延的多个驱动器控制信号控制多个栅极驱动器，可以在开机时使得各个栅极驱动器的开启时间错开，从而使得在开机时各个栅极驱动器在开启时产生的冲击电流彼此错开不叠加，由此降低了栅极驱动装置在开机时的总冲击电流(提供低电压的电源电压端的总冲击电流)。另一方面，采用根据本实用新型实施例的栅极驱动装置，可以在关机时使得各个栅极驱动器的关闭时间错开，从而使得在关机时各个栅极驱动器在关闭时产生的冲击电流彼此错开不叠加，由此降低了栅极驱动装置在关机时的总冲击电流(提供高电压的电源电压端的总冲击电流)。

本实用新型的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本实用新型而了解。本实用新型的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

通过结合附图对本实用新型实施例进行更详细的描述，本实用新型的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本实用新型实施例的进一步理解，并且构成说明书的一部分，与本实用新型实施例一起用于解释本实用新型，并不构成对本实用新型的限制。在附图中，相同的参考标号通常代表相同部件或步骤。

图1A示出了目前的薄膜晶体管型液晶显示器在开机或关机时栅极驱动器由驱动器控制信号控制的示意图；

图1B示出了驱动器控制信号产生模块的电路图；

图2示出了根据本实用新型实施例的像素阵列的栅极驱动装置的示意性框图；

图3示出了根据本实用新型第一实施例的驱动器控制模块的示意性框图；

图4示出了根据本实用新型第一实施例的控制信号产生模块的示意性框图；

图5A示出了根据本实用新型第一实施例的控制信号产生模块的第一示意性电路图；

图5B示出了根据本实用新型第一实施例的控制信号产生模块的第二示意性电路图；

图6示出了根据本实用新型第一实施例的驱动器控制模块的示意性电路图；

图7示出了根据本实用新型第一实施例的驱动器控制模块的一种示意性具体实现；

图8示出了根据本实用新型第一实施例的驱动器控制模块的另一种示意性具体实现；

图9示出了液晶显示器在从开机到关机的过程中第一电源电压端的电压的变化情况；

图10示出了根据本实用新型第二实施例的驱动器控制模块的示意性框图；

图11示出了根据本实用新型第二实施例的驱动器控制模块的示意性电路图；以及

图12示出了根据本实用新型实施例的显示面板。

具体实施方式

为了使得本实用新型实施例的目的、技术方案和优点更为明显，下面将参照附图详细描述本实用新型的示例实施例。显然，所描述的示例实施例仅仅是本实用新型的一部分实施例，而不是本实用新型的全部实施例，本领域技术人员在没有付出创造性劳动的情况下所得到的所有其它实施例都应落入本实用新型的保护范围之内。

这里，需要注意的是，在附图中，将相同的附图标记赋予基本上具有相同或类似结构和功能的组成部分，并且将省略关于它们的重复描述。

如图1A所示，目前的薄膜晶体管型液晶显示器(TFT-LCD)在开机或关机时，栅极驱动器GOA均由驱动器控制信号XON控制。在显示器开机时，XON信号从低电平跳变到高电平，栅极驱动器的所有输出端G1、G2、…、G(N-1)、GN均被下拉至低电压VGL，而在显示器关机时，XON信号从高电平跳变到低电平，栅极驱动器的所有输出端G1、G2、…、G(N-1)、GN均被上拉至高电压VGH。通常，高电压VGH为正电压，低电压VGL为负电压。

如图1B所示，示出了驱动器控制信号XON产生模块。所述XON产生模块包括比较器P和开关晶体管M，比较器P的反向输入端(“－”)连接到分压电阻R1和R2之间的连接点O，比较器P的同相输入端(“+”)连接到参考电压端REF，比较器P的输出端连接到开关晶体管M的栅极，开关晶体管M的漏极经由上拉电阻R3连接到高电压端VHH，开关晶体管M的源极连接到低电压端VSS。例如，所述高电压端VHH可以提供3.3V的高电压，所述低电压端VSS可以为地并且可以提供0V的低电压。

在液晶显示器开机时，电源电压VDD/VIN施加到分压电阻R1和R2上，XON产生模块中的比较器P的同向输入端的电压会变得比反向输入端的电压低，因此比较器P的输出端输出低电平，XON产生模块中的开关晶体管M断开，此时XON信号从低电平上升到高电平。另一方面，在液晶显示器关机时，由于电源电压VDD/VIN不再施加到分压电阻R1和R2上，XON产生模块中的比较器P的同向输入端的电压会变得比反向输入端的电压高，因此比较器P的输出端输出高电平，XON产生模块中的开关晶体管M导通，XON信号从高电平被下拉到低电平。

如图2所示，示出了根据本实用新型实施例的像素阵列的栅极驱动装置200的示意性框图。根据本实用新型实施例，所述栅极驱动装置200包括多个栅极驱动器221、222、…、22(n-1)、22n和驱动器控制模块210。

所述像素阵列包括N条栅线，所述N条栅线被划分为多个组，例如n组，每个组包括多条栅线，其中，n大于等于2，并且N大于等于4。

所述多个栅极驱动器与所述多个组一一对应，即第一栅极驱动器221对应于第一组栅线，第二栅极驱动器222对应于第二组栅线，依次类推，第n-1栅极驱动器22(n-1)对应于第n-1组栅线，第n栅极驱动器22n对应于第n组栅线。每个栅极驱动器22i用于为其对应的第i组中的多条栅线产生栅极驱动信号，其中i＝1、…、n。可选地，每组栅线可以包括相同数量的栅线，例如，每组栅线包括M条栅线。

所述驱动器控制模块210用于产生多个驱动器控制信号XON1、XON2、…、XON(n-1)、XONn，所述多个驱动器控制信号XON1、XON2、…、XON(n-1)、XONn与所述多个栅极驱动器221、222、…、22(n-1)、22n一一对应。所述多个驱动器控制信号XON1、XON2、…、XON(n-1)、XONn中任两个驱动器控制信号的状态切换相差至少第一时间。驱动器控制信号的状态切换可以包括以下至少一项：驱动器控制信号从高电平切换至低电平、以及驱动器控制信号从低电平切换到高电平，并且所述第一时间可以例如为每个栅极驱动器所产生的电流冲击的持续时间。

在所述多个驱动器控制信号XON1、XON2、…、XON(n-1)、XONn的控制下，所述多个栅极驱动器221、222、…、22(n-1)、22n依序从第一状态切换到第二状态，每个栅极驱动器22i在所述第二状态下为其对应的第i组中的多条栅线同时产生同相位的栅极驱动信号。

根据本实用新型实施例，在显示器的开机过程中，所述第一状态为关机状态，所述第二状态为开机瞬态。在所述第一状态下，每个栅极驱动器均不输出栅极驱动信号。在所述多个栅极驱动器中的第i个栅极驱动器22i在其对应的驱动器控制信号XONi的控制下，从所述第一状态(关机状态)切换到所述第二状态(开机瞬态)时，该第i个栅极驱动器22i为其对应的第i组中的多条栅线同时产生处于无效驱动电平的栅极驱动信号。

根据本实用新型实施例，在显示器的关机过程中，所述第一状态为正常操作状态，所述第二状态为关机瞬态。在所述第一状态下，在任一时刻，所述多个栅极驱动器中的一个栅极驱动器为其对应的组中的多条栅线产生的多个栅极驱动信号中仅一个栅极驱动信号处于有效驱动电平而其余栅极驱动信号处于无效驱动电平，并且所述多个栅极驱动器中的其余栅极驱动器所产生的栅极驱动信号均处于无效驱动电平。在所述栅极驱动器中的第i个栅极驱动器22i在其对应的驱动器控制信号XONi的控制下，从所述第一状态(正常操作状态)切换到所述第二状态(关机瞬态)时，该第i个栅极驱动器22i为其对应的第i组中的多条栅线同时产生处于有效驱动电平的栅极驱动信号。

第一实施例

图3示出了根据本实用新型第一实施例的驱动器控制模块的示意性框图。

如图3所示，所述驱动器控制模块210包括多个控制信号产生模块211、212、…、21(n-1)、21n。所述多个控制信号产生模块211、212、…、21(n-1)、21n与所述多个栅极驱动器221、222、…、22(n-1)、22n一一对应，每个控制信号产生模块21i为其对应的第i个栅极驱动器22i产生驱动器控制信号XONi。例如，第一控制信号产生模块211与第一栅极驱动器221对应，并且为第一栅极驱动器221产生驱动器控制信号XON1；第二控制信号产生模块212与第二栅极驱动器222对应，并且为第二栅极驱动器222产生驱动器控制信号XON2；依此类推；第(n-1)控制信号产生模块21(n-1)与第(n-1)栅极驱动器22(n-1)对应，并且为第(n-1)栅极驱动器22(n-1)产生驱动器控制信号XON(n-1)；第n控制信号产生模块21n与第n栅极驱动器22n对应，并且为第n栅极驱动器22n产生驱动器控制信号XONn。

图4示出了根据本实用新型实施例的控制信号产生模块的示意性框图。

每个控制信号产生模块可以包括控制电压产生模块410和输出模块420。

所述控制电压产生模块410用于产生适用于该控制信号产生模块的控制电压。

所述输出模块420的第一输入端接收所述控制电压产生模块410产生的控制电压，所述输出模块420的第二输入端连接参考电压端REF并从所述参考电压端REF接收参考电压Vref，所述输出模块420的输出端作为该控制信号产生模块的输出端。

所述输出模块420被配置为基于所述控制电压产生模块410产生的控制电压VO和从所述参考电压端REF接收的参考电压Vref产生一个驱动器控制信号。具体地，在所述控制电压VO和参考电压Vref满足第一关系时，所述驱动器控制信号为第一电平，而在所述控制电压VO和参考电压Vref不满足所述第一关系时，所述驱动器控制信号为第二电平。例如，在控制电压VO高于参考电压Vref时，所述驱动器控制信号XON为高电平，而在控制电压VO不高于参考电压Vref时，所述驱动器控制信号XON为低电平。

图5A示出了根据本实用新型实施例的控制信号产生模块的第一示意性电路图。

所述控制电压产生模块410包括第一电阻R1和第二电阻R2，所述第一电阻R1的第一端与第一电源电压端VDD1连接，所述第一电阻R1的第二端与所述第二电阻R2的第一端连接，所述第二电阻R2的第二端与第二电源电压端VGG连接，所述第一电阻R1的第二端和所述第二电阻R2的第一端之间的连接点O作为所述控制电压产生模块410的输出端。

所述输出模块420包括比较器421、开关晶体管422以及第三电阻R3。所述比较器421的反向输入端(“－”)作为所述输出模块420的第一输入端与所述控制电压产生模块410的输出端连接，所述比较器421的同向输入端(“+”)作为所述输出模块420的第二输入端与所述参考电压端连接，所述比较器421的输出端作为所述输出模块420的输出端与所述开关晶体管422的栅极连接，所述开关晶体管422的第一极作为所述输出模块420的输出端并且经由第三电阻R3与第三电源电压端VHH连接，所述开关晶体管422的第二极与第四电源电压端VSS连接。

在图5A所示的电路图中，所述第一电源电压端VDD和所述第三电源电压端VHH可以为同一电源电压端并且可以均提供3.3V电压，所述第二电源电压端VGG和所述第四电源电压端VSS可以为同一电源电压端并且可以为地。此外，在图5A所示的电路图中，所述开关晶体管422为N沟道增强型开关晶体管，所述开关晶体管422的第一极为漏极，所述开关晶体管422的第二极为源极。

在液晶显示器的开机过程中，第一电源电压端VDD的第一电源电压V_DD施加到所述第一电阻R1和第二电阻R2上，点O处的输出电压可以按照电阻分压公式计算：

V_O＝(R₂/(R₁+R₂))*V_DD(1)

其中，R₁为第一电阻R1的电阻值，R₂为第二电阻R2的电阻值，V_O为点O处的输出电压。在V_O上升至高于所述参考电压端REF的参考电压Vref时，所述比较器421的输出从高电平切换至低电平，所述开关晶体管422从导通变为截止，并且所述输出模块420输出的XON信号从低电平跳变至高电平。

另一方面，在液晶显示器的关机过程中，第一电源电压端VDD的第一电源电压V_DD不再施加到所述第一电阻R1和第二电阻R2上，点O处的输出电压V_O为0V，显然此时点O处的输出电压V_O低于所述参考电压端REF的参考电压Vref，所述比较器421的输出从低电平切换至高电平，所述开关晶体管422从截止变为导通，并且所述输出模块420输出的XON信号从高电平跳变至低电平。

图5B示出了根据本实用新型实施例的控制信号产生模块的第二示意性电路图。

所述输出模块420包括比较器521、开关晶体管522以及第三电阻R3。所述比较器521的反向输入端(“－”)与所述参考电压端REF连接，所述比较器521的同向输入端(“+”)与所述控制电压产生模块410的输出端连接，所述比较器521的输出端与所述开关晶体管522的栅极连接，所述开关晶体管522的第一极经由第三电阻R3与第三电源电压端连接，所述开关晶体管422的第二极与第四电源电压端连接。

在图5B所示的电路图中，所述第一电源电压端VDD和所述第三电源电压端VHH可以为同一电源电压端并且均可以提供3.3V电压，所述第二电源电压端VGG和所述第四电源电压端VSS可以为同一电源电压端并且可以为地。此外，在图5B所示的电路图中，所述开关晶体管522为P沟道增强型开关晶体管，所述开关晶体管522的第一极为源极，所述开关晶体管522的第二极为漏极。

在液晶显示器的开机过程中，第一电源电压端VDD的第一电源电压V_DD施加到所述第一电阻R1和第二电阻R2上，在点O处的输出电压V_O上升至高于所述参考电压端REF的参考电压Vref时，所述比较器521的输出从低电平切换至高电平，所述开关晶体管522从导通变为截止，并且所述输出模块420输出的XON信号从低电平跳变至高电平。

另一方面，在液晶显示器的关机过程中，第一电源电压端VDD的第一电源电压V_DD不再施加到所述第一电阻R1和第二电阻R2上，点O处的输出电压V_O为0V，显然此时所述参考电压端REF的参考电压Vref高于点O处的输出电压V_O，所述比较器521的输出从高电平切换至低电平，所述开关晶体管522从截止变为导通，并且所述输出模块420输出的XON信号从高电平跳变至低电平。

在图6中，以图5A所示的控制电压产生模块为例并且以驱动器控制模块210包括三个控制信号产生模块为例，示出了驱动器控制模块210的示意性电路图。

第一控制信号产生模块211的控制电压产生模块包括电阻R11和电阻R12，第一控制信号产生模块211的输出模块包括第一比较器P1、第一开关晶体管M1和电阻R13。

第二控制信号产生模块212的控制电压产生模块包括电阻R21和电阻R22，第二控制信号产生模块212的输出模块包括第二比较器P2、第二开关晶体管M2和电阻R23。

第三控制信号产生模块213的控制电压产生模块包括电阻R31和电阻R32，第三控制信号产生模块213的输出模块包括第三比较器P3、第三开关晶体管M3和电阻R33。

在液晶显示器的开机过程中，第一电源电压端的第一电源电压施加到所述第一控制信号产生模块211的电阻R11和R12上、所述第二控制信号产生模块212的电阻R21和R22上、以及所述第三控制信号产生模块213的电阻R31和R32上。此时，第一控制信号产生模块211中的输出端O1的输出电压、第二控制信号产生模块212中的输出端O2的输出电压、以及第三控制信号产生模块213中的输出端O3的输出电压可以表示为：

V_O1＝(R₁₂/(R₁₁+R₁₂))*V_DD

V_O2＝(R₂₂/(R₂₁+R₂₂))*V_DD

V_O3＝(R₃₂/(R₃₁+R₃₂))*V_DD

在V_O1上升至高于所述第一参考电压端REF1的第一参考电压Vref1时，所述第一控制信号产生模块211输出的XOR1信号从低电平跳变至高电平；在V_O2上升至高于所述第二参考电压端REF2的第二参考电压Vref2时，所述第二控制信号产生模块212输出的XOR2信号从低电平跳变至高电平；在V_O3上升至高于所述第三参考电压端REF3的第三参考电压Vref3时，所述第三控制信号产生模块213输出的XOR3信号从低电平跳变至高电平。

另一方面，在液晶显示器的关机过程中，第一电源电压端VDD的第一电源电压V_DD不再施加到所述第一控制信号产生模块211的电阻R11和R12上、所述第二控制信号产生模块212的电阻R21和R22上、以及所述第三控制信号产生模块213的电阻R31和R32上。在V_O1下降至低于所述第一参考电压端REF1的第一参考电压Vref1时，所述第一控制信号产生模块211输出的XOR1信号从高电平跳变至低电平；在V_O2下降至低于所述第二参考电压端REF2的第二参考电压Vref2时，所述第二控制信号产生模块212输出的XOR2信号从高电平跳变至低电平；在V_O3下降至低于所述第三参考电压端REF3的第三参考电压Vref3时，所述第三控制信号产生模块213输出的XOR3信号从高电平跳变至低电平。

通过适当地设置在开机过程中V_O1上升至高于Vref1的时间、V_O2上升至高于Vref2的时间、以及V_O3上升至高于Vref3的时间，可以控制所述第一控制信号产生模块211产生的XOR1信号从低电平跳变至高电平的时间、所述第二控制信号产生模块212产生的XOR2信号从低电平跳变至高电平的时间、以及所述第三控制信号产生模块213产生的XOR3信号从低电平跳变至高电平的时间。换句话说，可以控制与第一控制信号产生模块211对应的第一栅极驱动器221在其全部输出端输出低电平的栅线驱动信号的时间、与第二控制信号产生模块212对应的第二栅极驱动器222在其全部输出端输出低电平的栅线驱动信号的时间、以及与第三控制信号产生模块213对应的第三栅极驱动器223在其全部输出端输出低电平的栅线驱动信号的时间。

例如，所述多个控制信号产生模块中各个控制信号产生模块中的参考电压可以彼此相同，并且所述多个控制信号产生模块中各个控制信号产生模块中的控制电压可以彼此不同。通过调节各个控制信号产生模块中的控制电压的大小，可以调节各个控制信号产生模块所产生的驱动器控制信号的状态切换时间，从而可以相应地调节各个栅极驱动器的开启时间和关闭时间。

例如，所述多个控制信号产生模块中各个控制信号产生模块中的参考电压可以彼此不同，并且所述多个控制信号产生模块中各个控制信号产生模块中的控制电压可以彼此相同。通过调节各个控制信号产生模块中的参考电压的大小，可以调节各个控制信号产生模块所产生的驱动器控制信号的状态切换时间，从而可以相应地调节各个栅极驱动器的开启时间和关闭时间。

再例如，所述多个控制信号产生模块中各个控制信号产生模块中的参考电压可以彼此不同，所述多个控制信号产生模块中各个控制信号产生模块中的控制电压也可以彼此不同。通过调节各个控制信号产生模块中的参考电压和控制电压的大小，可以调节各个控制信号产生模块所产生的驱动器控制信号的状态切换时间，从而可以相应地调节各个栅极驱动器的开启时间和关闭时间。

图7示出了根据本实用新型实施例的驱动器控制模块210的一种示意性具体实现。在该具体实现中，所述多个控制信号产生模块中各个控制信号产生模块中的参考电压彼此相同，并且所述多个控制信号产生模块中各个控制信号产生模块中的控制电压彼此不同。

在图7中，第一控制信号产生模块211中的电阻R11与电阻R12的电阻比为第一电阻比，第二控制信号产生模块212中的电阻R21与电阻R22的电阻比为第二电阻比，第三控制信号产生模块213中的电阻R31与电阻R32的电阻比为第三电阻比，并且第一电阻比低于第二电阻比，第二电阻比低于第三电阻比。此外，第一控制信号产生模块211中的第一参考电压端、第二控制信号产生模块212中的第二参考电压端、以及第三控制信号产生模块213中的第三参考电压端提供同一参考电压并且可以为同一参考电压端。

通过适当地设置第一电阻比、第二电阻比以及第三电阻比，可以控制所述第一比较器P1的输出信号从高电平切换至低电平的时间、第二比较器P2的输出信号从高电平切换至低电平的时间以及第三比较器P3的输出信号从高电平切换至低电平的时间。即，可以控制所述第一控制信号产生模块211产生的XOR1信号从低电平跳变至高电平的时间、所述第二控制信号产生模块212产生的XOR2信号从低电平跳变至高电平的时间、以及所述第三控制信号产生模块213产生的XOR3信号从低电平跳变至高电平的时间。

图9示出了液晶显示器在从开机到关机的过程中第一电源电压端VDD的第一电源电压V_DD的变化情况。在图9中，为了更清楚地说明本实用新型实施例，放大了第一电源电压端VDD的第一电源电压V_DD的变化时段。

如图9所示，在液晶显示器的开机过程中，第一电源电压V_DD从零电压上升到预定的高电压(例如3.3V)的过程中存在电压上升斜坡，电压上升时间可以接近毫秒级，例如几百微秒、几毫秒、几十毫秒、甚至几百毫秒。类似地，在液晶显示器的关机过程中，第一电源电压V_DD从预定的高电压降低到零电压的过程中存在电压下降斜坡，电压下降时间也可以接近毫秒级，例如几百微秒、几毫秒、几十毫秒、甚至几百毫秒。。

返回图7，该参考电压例如为1.25V，第一电阻比例如为0.36，第二电阻比例如为0.68，第三电阻比例如为1。因此，第一控制信号产生模块211中的输出端O1的输出电压、第二控制信号产生模块212中的输出端O2的输出电压、以及第三控制信号产生模块213中的输出端O3的输出电压可以表示为：

V_O1＝(1/(0.36+1))*V_DD＝(1/1.36)*V_DD

V_O2＝(1/(0.68+1))*V_DD＝(1/1.68)*V_DD

V_O3＝(1/(1+1))*V_DD＝(1/2)*V_DD

因此，对于同一V_DD上升曲线，V_O1最先到达Vref，接下来V_O2到达Vref，最后V_O3到达Vref。V_O2到达Vref的时间比V_O1到达Vref的时间滞后第一滞后时间，并且V_O3到达Vref的时间比V_O2到达Vref的时间滞后第二滞后时间，所述第一滞后时间和所述第二滞后时间可以为几微秒到几毫秒。相应地，所述第二控制信号产生模块212输出的XOR2信号从低电平跳变至高电平的时间比所述第一控制信号产生模块211输出的XOR1信号从低电平跳变至高电平的时间滞后所述第一滞后时间，并且所述第三控制信号产生模块213输出的XOR3信号从低电平跳变至高电平比所述第二控制信号产生模块212输出的XOR2信号从低电平跳变至高电平的时间滞后所述第二滞后时间。

最终，第二栅极驱动器222在其所有输出端均输出低电平的栅极驱动信号的时间比第一栅极驱动器221在其所有输出端均输出低电平的栅极驱动信号的时间滞后所述第一滞后时间，第三栅极驱动器223在其所有输出端均输出低电平的栅极驱动信号的时间比第二栅极驱动器222在其所有输出端均输出低电平的栅极驱动信号的时间滞后所述第二滞后时间。

由此，在液晶显示器的开机过程中，错开了不同的栅极驱动器的开启时间，即错开了不同的栅极驱动器在其所有输出端均输出低电平的栅极驱动信号的时间，从而使得错开了不同的栅极驱动器产生电流冲击的时间，避免了不同的栅极驱动器在同一时间产生电流冲击并且各栅极驱动器在同一时间产生的电流冲击叠加产生大电流冲击造成电源芯片损坏、电源引线烧毁、熔丝烧毁的现象。

在液晶显示器的关机过程中，对于同一V_DD下降曲线，V_O3最先从V_DD下降到Vref，接下来V_O2从V_DD下降到Vref，最后V_O3从V_DD下降到Vref。V_O2从V_DD下降到Vref的时间比V_O3从V_DD下降到Vref的时间滞后第三滞后时间，并且V_O1从V_DD下降到Vref的时间比V_O2从V_DD下降到Vref的时间滞后第四滞后时间，所述第三滞后时间和第四滞后时间可以为几微秒到几毫秒。相应地，所述第二控制信号产生模块212输出的XOR2信号从高电平跳变至低电平的时间比所述第三控制信号产生模块213输出的XOR3信号从高电平跳变至低电平的时间滞后所述第三滞后时间，并且所述第一控制信号产生模块211输出的XOR1信号从高电平跳变至低电平比所述第二控制信号产生模块212输出的XOR2信号从高电平跳变至低电平的时间滞后所述第四滞后时间。

最终，第二栅极驱动器222在其所有输出端均输出高电平的栅极驱动信号的时间比第三栅极驱动器223在其所有输出端均输出高电平的栅极驱动信号的时间滞后所述第三滞后时间，第一栅极驱动器221在其所有输出端均输出高电平的栅极驱动信号的时间比第二栅极驱动器222在其所有输出端均输出高电平的栅极驱动信号的时间滞后所述第四滞后时间。

由此，在液晶显示器的关机过程中，也错开了不同的栅极驱动器的关闭时间，即错开了不同的栅极驱动器在其所有输出端均输出高电平的栅极驱动信号的时间，从而使得错开了不同的栅极驱动器在高电平输出端产生电流冲击的时间，避免了不同的栅极驱动器在同一时间产生电流冲击并且各栅极驱动器在同一时间产生的电流冲击叠加产生大电流冲击造成电源芯片损坏、电源引线烧毁、熔丝烧毁的现象。

图8示出了根据本实用新型实施例的驱动器控制模块210的另一种示意性具体实现。在该具体实现中，所述多个控制信号产生模块中各个控制信号产生模块中的参考电压彼此不同，并且所述多个控制信号产生模块中各个控制信号产生模块中的控制电压彼此相同。

在图8中，第一控制信号产生模块211中的电阻R11与电阻R12的第一电阻比、第二控制信号产生模块212中的电阻R21与电阻R22的第二电阻比、以及第三控制信号产生模块213中的电阻R31与电阻R32的第三电阻比均相同。此外，第一控制信号产生模块211中的第一参考电压端提供第一参考电压、第二控制信号产生模块212中的第二参考电压端提供第二参考电压、以及第三控制信号产生模块213中的第三参考电压端提供第三参考电压，并且第一参考电压低于第二参考电压，第二参考电压低于第三参考电压。

例如，第一电阻比、第二电阻比和第三电阻比可以均为1，并且第一参考电压、第二参考电压和第三参考电压可以依次为1.2V、1.4V、1.6V。

在液晶显示器的开机过程中，V_O1、V_O2和V_O3的上升速度相同，因此V_O1最先到达Vref1(1.2V)，接下来V_O2到达Vref2(1.4V)，最后V_O3到达Vref3(1.6V)。V_O2到达Vref2的时间比V_O1到达Vref1的时间滞后第五滞后时间，并且V_O3到达Vref3的时间比V_O2到达Vref2的时间滞后第六滞后时间，所述第五滞后时间和所述第六滞后时间可以为几微秒到几毫秒。相应地，所述第二控制信号产生模块212输出的XOR2信号从低电平跳变至高电平的时间比所述第一控制信号产生模块211输出的XOR1信号从低电平跳变至高电平的时间滞后所述第五滞后时间，并且所述第三控制信号产生模块213输出的XOR3信号从低电平跳变至高电平比所述第二控制信号产生模块212输出的XOR2信号从低电平跳变至高电平的时间滞后所述第六滞后时间。

最终，第二栅极驱动器222在其所有输出端均输出低电平的栅极驱动信号的时间比第一栅极驱动器221在其所有输出端均输出低电平的栅极驱动信号的时间滞后所述第五滞后时间，第三栅极驱动器223在其所有输出端均输出低电平的栅极驱动信号的时间比第二栅极驱动器222在其所有输出端均输出低电平的栅极驱动信号的时间滞后所述第六滞后时间。

由此，在液晶显示器的开机过程中，错开了不同的栅极驱动器的开启时间，即错开了不同的栅极驱动器在其所有输出端均输出低电平的栅极驱动信号的时间，从而使得错开了不同的栅极驱动器产生电流冲击的时间，避免了不同的栅极驱动器在同一时间产生电流冲击并且各栅极驱动器在同一时间产生的电流冲击叠加产生大电流冲击造成电源芯片损坏、电源引线烧毁、熔丝烧毁的现象。

在液晶显示器的关机过程中，V_O1、V_O2和V_O3的下降速度相同，V_O3最先从V_DD下降到Vref3，接下来V_O2从V_DD下降到Vref2，最后V_O3从V_DD下降到Vref1。V_O2从V_DD下降到Vref2的时间比V_O3从V_DD下降到Vref3的时间滞后第七滞后时间，并且V_O1从V_DD下降到Vref1的时间比V_O2从V_DD下降到Vref2的时间滞后第八滞后时间，所述第七滞后时间和第八滞后时间可以为几微秒到几毫秒。相应地，所述第二控制信号产生模块212输出的XOR2信号从高电平跳变至低电平的时间比所述第三控制信号产生模块213输出的XOR3信号从高电平跳变至低电平的时间滞后所述第七滞后时间，并且所述第一控制信号产生模块211输出的XOR1信号从高电平跳变至低电平比所述第二控制信号产生模块212输出的XOR2信号从高电平跳变至低电平的时间滞后所述第八滞后时间。

最终，第二栅极驱动器222在其所有输出端均输出高电平的栅极驱动信号的时间比第三栅极驱动器223在其所有输出端均输出高电平的栅极驱动信号的时间滞后所述第七滞后时间，第一栅极驱动器221在其所有输出端均输出高电平的栅极驱动信号的时间比第二栅极驱动器222在其所有输出端均输出高电平的栅极驱动信号的时间滞后所述第八滞后时间。

由此，在液晶显示器的关机过程中，也错开了不同的栅极驱动器的关闭时间，即错开了不同的栅极驱动器在其所有输出端均输出高电平的栅极驱动信号的时间，从而使得错开了不同的栅极驱动器在高电平输出端产生电流冲击的时间，避免了不同的栅极驱动器在同一时间产生电流冲击并且各栅极驱动器在同一时间产生的电流冲击叠加产生大电流冲击造成电源芯片损坏、电源引线烧毁、熔丝烧毁的现象。

第二实施例

图10示出了根据本实用新型第二实施例的驱动器控制模块的示意性框图。

所述驱动器控制模块210包括首控制信号产生模块2101、以及多个延迟单元2102、…、210(n-1)、210n。所述首控制信号产生模块2101与第一栅极驱动器221对应并且为所述第一栅极驱动器221产生第一驱动器控制信号，所述多个延迟单元中的第一延迟单元2102与所述第二栅极驱动器222对应并且为所述第二栅极驱动器222产生第二驱动器控制信号，第二延迟单元2103与第三栅极驱动器223对应并且为所述第三栅极驱动器223产生第三驱动器控制信号，依此类推，第(n-2)延迟单元210(n-1)与第(n-1)栅极驱动器22(n-1)对应并且为第(n-1)栅极驱动器22(n-1)产生第(n-1)驱动器控制信号，第(n-1)延迟单元210n与第n栅极驱动器22n对应并且为第n栅极驱动器22n产生第n驱动器控制信号。

所述首控制信号产生模块2101用于产生第一驱动器控制信号，该第一驱动器控制信号用于控制所述第一栅极驱动器221。所述首控制信号产生模块2101可以采用如图5A或图5B所示的电路结构，在此不再赘述。

所述多个延迟单元用于基于所述第一驱动器控制信号产生所述多个驱动器控制信号中除第一驱动器控制信号以外的其它驱动器控制信号。

在具体实现中，所述第一延迟单元可以接收所述首控制信号产生模块2101输出的第一驱动器控制信号XON1，将所接收的第一驱动器控制信号XON1延迟预定时间得到第二驱动器控制信号XON2，并输出第二驱动器控制信号XON2。依次类推，所述第(n-2)延迟单元可以接收第(n-3)延迟单元输出的第(n-2)驱动器控制信号XON(n-2)，将所接收的第(n-2)驱动器控制信号XON(n-2)延迟预定时间得到第(n-1)驱动器控制信号XON(n-1)，并输出第(n-1)驱动器控制信号XON(n-1)；所述第(n-1)延迟单元可以接收第(n-2)延迟单元输出的第(n-1)驱动器控制信号XON(n-1)，将所接收的第(n-1)驱动器控制信号XON(n-1)延迟预定时间得到第n驱动器控制信号XONn，并输出第n驱动器控制信号XONn。

在该具体实现中，每个延迟单元可以包括第四电阻和电容。更具体地，在第一延迟单元中，所述第四电阻的第一端与所述首控制信号产生模块的输出端连接，所述第四电阻的第二端与所述电容的第一端连接，所述电容的第二端与所述第四电源电压端VSS连接，并且所述第四电阻的第二端和所述电容的第一端的连接点作为该延迟单元的输出端输出第二驱动器控制信号。在除第一延迟单元以外的其余每个延迟单元中，所述第四电阻的第一端与其前一延迟单元的输出端连接，所述第四电阻的第二端与所述电容的第一端连接，所述电容的第二端与所述第四电源电压端VSS连接，并且所述第四电阻的第二端和所述电容的第一端的连接点作为该延迟单元的输出端输出该相对于其前一延迟单元输出的驱动控制信号延迟的驱动控制信号。

替代地，在另一具体实现中，所述第一延迟单元可以接收所述首控制信号产生模块输出的第一驱动器控制信号XON1，将所接收的第一驱动器控制信号XON1延迟第一时间得到第二驱动器控制信号XON2，并输出第二驱动器控制信号XON2。类似地，所述第(n-2)延迟单元可以接收所述首控制信号产生模块输出的第一驱动器控制信号XON1，将所接收的第一驱动器控制信号XON1延迟第(n-2)时间得到第(n-1)驱动器控制信号XON(n-1)，并输出第(n-1)驱动器控制信号XON(n-1)；所述第(n-1)延迟单元可以接收所述首控制信号产生模块输出的第一驱动器控制信号XON1，将所接收的第一驱动器控制信号XON1延迟第(n-1)时间得到第n驱动器控制信号XONn，并输出第n驱动器控制信号XONn。所述第(n-1)时间可以为所述第一时间的(n-1)倍，所述第n时间可以为所述第一时间的n倍。

在图11中，以图5A所示的控制电压产生模块为例并且以驱动器控制模块210包括两个延迟单元为例，示出了驱动器控制模块210的示意性电路图。

首控制信号产生模块2101的控制电压产生模块包括第一电阻R111和第二电阻R112，首控制信号产生模块2101的输出模块包括比较器P、开关晶体管M和第三电阻R113。

第一延迟单元包括电阻R114和电容C1，电阻R114的第一端连接所述首控制信号产生模块的输出端以接收首控制信号产生模块产生的第一驱动器控制信号XON1，电阻R114的第二端连接电容C1的第一端，电容C1的第二端与所述第四电源电压端VSS连接，电阻R114的第二端与电容C1的第一端之间的连接点作为所述第一延迟单元的输出端以输出第二驱动器控制信号XON2。

第二延迟单元包括电阻R115和电容C2，电阻R115的第一端连接所述第一延迟单元的输出端以接收第二驱动器控制信号XON2，电阻R115的第二端连接电容C2的第一端，电容C2的第二端与所述第四电源电压端VSS连接，电阻R115的第二端与电容C2的第一端之间的连接点作为所述第二延迟单元的输出端以输出第三驱动器控制信号XON3。

在液晶显示器的开机过程中，第一电源电压端VDD的第一电源电压V_DD施加到所述首控制信号产生模块的电阻R111和R112上，在点O的电压V_O上升到大于参考电压端REF的参考电压Vref时，比较器P的输出从高电平跳变到低电平，开关晶体管M从导通变为截止，第一驱动器控制信号XON1从低电平变为高电平；在XON1从低电平变为高电平后，由电阻R114和电容C1组成的RC电路对电容C1进行充电，在第一延迟时间之后第二驱动器控制信号XON2达到高电平；在XON2达到高电平后，由电阻R115和电容C2组成的RC电路对电容C2进行充电，在第二延迟时间之后第二驱动器控制信号XON3达到高电平。

所述第一延迟时间由电阻R114的电阻值R₁₁₄和电容C1的电容值C₁决定，所述第二延迟时间由电阻R115的电阻值R₁₁₅和电容C2的电容值C₂决定。具体地，第一延迟时间t_XON2＝R₁₁₄*C₁，第二延迟时间t_XON3＝R₁₁₅*C₂。

换句话说，第二栅极驱动器222的开启时间比第一栅极驱动器221的开启时间滞后第一延迟时间t_XON2，第三栅极驱动器223的开启时间比第二栅极驱动器222的开启时间滞后第二延迟时间t_XON3。第一延迟时间t_XON2和第二延迟时间t_XON3大于每个栅极驱动器在其各输出端同时输出低电平的栅极驱动信号所产生的电流冲击的持续时间，第一延迟时间t_XON2和第二延迟时间t_XON3可以为几微秒到几毫秒。可选地，第一延迟时间t_XON2等于第二延迟时间t_XON3。

在液晶显示器的关机过程中，第一电源电压端VDD的第一电源电压V_DD不再施加到所述首控制信号产生模块的电阻R111和R112上，在点O的电压V_O从V_DD下降到低于参考电压端REF的参考电压Vref时，比较器P的输出从低电平跳变到高电平，开关晶体管M从截止变为导通，第一驱动器控制信号XON1从高电平变为低电平；在XON1从高电平变为低电平后，由电阻R114和电容C1组成的RC电路对电容C1进行放电，在第三延迟时间之后第二驱动器控制信号XON2变为低电平；在XON2变为低电平后，由电阻R115和电容C2组成的RC电路对电容C2进行放电，在第四延迟时间之后第二驱动器控制信号XON3变为低电平。所述第三延迟时间由电阻R114的电阻值R₁₁₄和电容C1的电容值C₁决定，所述第四延迟时间由电阻R114的电阻值R₁₁₄、电阻R115的电阻值R₁₁₅和电容C2的电容值C₂决定。

因此，第二栅极驱动器222的关闭时间比第一栅极驱动器221的关闭时间滞后第三延迟时间，第三栅极驱动器223的关闭时间比第二栅极驱动器222的关闭时间滞后第四延迟时间。第三延迟时间和第四延迟时间大于每个栅极驱动器在其各输出端同时输出高电平的栅极驱动信号所产生的电流冲击的持续时间，第三延迟时间和第四延迟时间可以为几微秒到几毫秒。

图12示出了根据本实用新型实施例的显示面板，其包括像素阵列、源极驱动装置、以及根据本实用新型实施例的栅极驱动装置。

根据本实用新型实施例，由于每个栅极驱动器在开启(关闭)时产生的冲击电流一般持续时间为几微秒，通过将上述的第一到第八滞后时间控制为比冲击电流持续时间长，将上述的第一时间控制为比冲击电流持续时间长，并且将上述的第一到第四延迟时间控制为比冲击电流持续时间长，可以有效地将各个栅极驱动器的开启(关闭)时间错开。

根据本实用新型实施例，通过利用彼此之间存在时延的多个驱动器控制信号控制多个栅极驱动器，可以在开机时使得各个栅极驱动器的开启时间错开，从而使得在开机时各个栅极驱动器在开启时产生的冲击电流彼此错开不叠加，由此降低了栅极驱动装置在开机时的总冲击电流(提供低电压的电源电压端的总冲击电流)。另一方面，采用根据本实用新型实施例的栅极驱动装置，可以在关机时使得各个栅极驱动器的关闭时间错开，从而使得在关机时各个栅极驱动器在关闭时产生的冲击电流彼此错开不叠加，由此降低了栅极驱动装置在关机时的总冲击电流(提供高电压的电源电压端的总冲击电流)。因此，避免了不同的栅极驱动器在同一时间产生电流冲击并且各栅极驱动器在同一时间产生的电流冲击叠加产生大电流冲击造成电源芯片损坏、电源引线烧毁、熔丝烧毁的现象。

在上面详细描述了本实用新型的各个实施例。然而，本领域技术人员应该理解，在不脱离本实用新型的原理和精神的情况下，可对这些实施例进行各种修改，组合或子组合，并且这样的修改应落入本实用新型的范围内。

Claims (13)

1.一种像素阵列的栅极驱动装置，所述像素阵列包括N条栅线，所述栅极驱动装置包括：

多个栅极驱动器，其中，所述N条栅线被划分为多个组，每个组包括多条栅线，每个栅极驱动器与所述多个组一一对应，并且每个栅极驱动器用于为其对应的组中的多条栅线产生栅极驱动信号，其中N大于等于4；

驱动器控制模块，用于产生多个驱动器控制信号，所述多个驱动器控制信号与所述多个栅极驱动器一一对应，并且所述多个驱动器控制信号中任两个驱动器控制信号的状态切换相差至少第一时间，

其中，在所述多个驱动器控制信号的控制下，所述多个栅极驱动器依序从第一状态切换到第二状态，每个栅极驱动器在所述第二状态下为其对应的组中的多条栅线同时产生同相位的栅极驱动信号。

2.如权利要求1所述的栅极驱动装置，其中，所述第一状态为正常操作状态，所述第二状态为关机瞬态，

其中，在所述第一状态下，在任一时刻，所述多个栅极驱动器中的一个栅极驱动器为其对应的组中的多条栅线产生的多个栅极驱动信号中仅一个栅极驱动信号处于有效驱动电平而其余栅极驱动信号处于无效驱动电平，并且所述多个栅极驱动器中的其余栅极驱动器所产生的栅极驱动信号均处于无效驱动电平；

在所述栅极驱动器中的一个栅极驱动器从所述第一状态切换到所述第二状态时，该栅极驱动器为其对应的组中的多条栅线同时产生处于有效驱动电平的栅极驱动信号。

3.如权利要求1所述的栅极驱动装置，其中，所述第一状态为关机状态，所述第二状态为开机瞬态，

其中，在所述第一状态下，每个栅极驱动器均不输出栅极驱动信号；

在所述栅极驱动器中的一个栅极驱动器从所述第一状态切换到所述第二状态时，该栅极驱动器为其对应的组中的多条栅线同时产生处于无效驱动电平的栅极驱动信号。

4.如权利要求1所述的栅极驱动装置，其中，所述驱动器控制模块包括：多个控制信号产生模块，每个控制信号产生模块包括：

控制电压产生模块，用于产生控制电压；以及

输出模块，其第一输入端接收所述控制电压产生模块产生的控制电压，其第二输入端接收参考电压，其输出端作为该控制信号产生模块的输出端，并且用于基于控制电压和参考电压产生一个驱动器控制信号，在所述控制电压和参考电压满足第一关系时，所述驱动器控制信号为第一电平，而在所述控制电压和参考电压不满足所述第一关系时，所述驱动器控制信号为第二电平。

5.如权利要求4所述的栅极驱动装置，其中，

所述多个控制信号产生模块中各个控制信号产生模块中的参考电压彼此相同，并且所述多个控制信号产生模块中各个控制信号产生模块中的控制电压彼此不同；或者

所述多个控制信号产生模块中各个控制信号产生模块中的参考电压彼此不同，并且所述多个控制信号产生模块中各个控制信号产生模块中的控制电压彼此相同；或者

所述多个控制信号产生模块中各个控制信号产生模块中的参考电压彼此不同，所述多个控制信号产生模块中各个控制信号产生模块中的控制电压彼此不同。

6.如权利要求1所述的栅极驱动装置，其中，所述驱动器控制模块包括：首控制信号产生模块、以及多个延迟单元；

所述首控制信号产生模块用于产生第一驱动器控制信号，并且包括：

控制电压产生模块，用于产生控制电压；以及

输出模块，其第一输入端接收所述控制电压产生模块产生的控制电压，其第二输入端接收参考电压，其输出端作为所述首控制信号产生模块的输出端，并且用于基于控制电压和参考电压产生所述第一驱动器控制信号，在所述控制电压和参考电压满足第一关系时，所述第一驱动器控制信号为第一电平，而在所述控制电压和参考电压不满足所述第一关系时，所述第一驱动器控制信号为第二电平；

所述多个延迟单元用于基于所述第一驱动器控制信号产生所述多个驱动器控制信号中除第一驱动器控制信号以外的其它驱动器控制信号。

7.如权利要求4或6所述的栅极驱动装置，其中，对于每个栅极驱动器，

在其对应的驱动器控制信号从第一电平切换至第二电平时，该栅极驱动器从正常操作状态切换至关机瞬态，并且为其对应的组中的多条栅线同时产生处于有效驱动电平的栅极驱动信号；

在其对应的驱动器控制信号从第二电平切换至第一电平时，该栅极驱动器从关机状态切换至开机瞬态，并且为其对应的组中的多条栅线同时产生处于无效驱动电平的栅极驱动信号。

8.如权利要求4或6所述的栅极驱动装置，其中，

所述控制电压产生模块包括第一电阻和第二电阻，所述第一电阻的第一端与第一电源电压端连接，所述第一电阻的第二端与所述第二电阻的第一端连接，所述第二电阻的第二端与第二电源电压端连接，并且所述第一电阻的第二端与所述第二电阻的第一端的连接点作为所述控制电压产生模块的输出端。

9.如权利要求4或6所述的栅极驱动装置，其中，所述输出模块包括第三电阻、比较器、以及开关晶体管；

所述比较器的反向输入端作为所述输出模块的第一输入端与所述控制电压产生模块的输出端连接，所述比较器的同向输入端作为所述输出模块的第二输入端与参考电压端连接以接收所述参考电压，所述比较器的输出端连接所述开关晶体管的控制端；

所述第三电阻的第一端与第三电源电压端连接，所述第三电阻的第二端与所述开关晶体管的第一端连接；

所述开关晶体管的第一端作为所述输出模块的输出端，所述开关晶体管的第二端与第四电源电压端连接。

10.如权利要求6所述的栅极驱动装置，其中，每个延迟单元包括：第四电阻和电容，

在第一延迟单元中，所述第四电阻的第一端与所述首控制信号产生模块的输出端连接，所述第四电阻的第二端与所述电容的第一端连接，所述电容的第二端与第四电源电压端连接，并且所述第四电阻的第二端和所述电容的第一端的连接点作为该延迟单元的输出端输出第二驱动器控制信号；

在除第一延迟单元以外的其余每个延迟单元中，所述第四电阻的第一端与其前一延迟单元的输出端连接，所述第四电阻的第二端与所述电容的第一端连接，所述电容的第二端与第四电源电压端，并且所述第四电阻的第二端和所述电容的第一端的连接点作为该延迟单元的输出端输出该相对于其前一延迟单元输出的驱动控制信号延迟的驱动控制信号。

11.如权利要求1所述的栅极驱动装置，其中，所述驱动器控制信号的状态切换包括以下至少一项：驱动器控制信号从高电平切换至低电平、以及驱动器控制信号从低电平切换到高电平，并且所述第一时间可以为每个栅极驱动器所产生的电流冲击的持续时间。

12.如权利要求9所述的栅极驱动装置，其中，

所述第一电源电压端和所述第三电源电压端相同，所述第二电源电压端和所述第四电源电压端相同。

13.一种显示面板，包括像素阵列、源极驱动装置、以及如权利要求1－12中任一项所述的栅极驱动装置。