CN204760389U - 一种沟槽式igbt芯片 - Google Patents

Abstract

一种沟槽式IGBT芯片，属于半导体器件制造领域。包括P型注入区（9）以及其上方的N型缓冲区（8）、N型漂移区（7）、P-body型区（5），在P-body型区（5）上间隔开有沟槽（11），沟槽（11）两侧做有N+型区（4），其特征在于：所述沟槽（11）的深度小于P-body型区（5）的厚度，沟槽（11）整体位于P-body型区（5）中。在本实用新型的IGBT芯片中，做在P-body型区的沟槽（11）全部位于P-body型区内，因此在最大程度上消除了栅极G与集电极C之间的米勒电容，因此在整个导通过程中没有对米勒电容充电的过程，大大减小了芯片的开通及关断损耗，提高了器件的开关效率，特别适用于IGBT的高频适用场合。

Description

一种沟槽式IGBT芯片

技术领域

一种沟槽式IGBT芯片，属于半导体器件制造领域。

背景技术

在现有的沟槽式IGBT芯片中，其具体结构如图4所示：包括P型注入区9，在P型注入区9上方分别做有N型缓冲区8和N型漂移区7，在N型漂移区7上方为P-body型区5，在P-body型区上均匀开有沟槽11，在沟槽11的内表面形成一层栅氧化层6，在沟槽11内填充有多晶硅3。在沟槽11的两侧做有N+型区4，形成IGBT芯片的MOS结构。在沟槽11以及N+型区4的上方覆盖有硼磷硅玻璃2，在IGBT芯片的最上方覆盖有金属层1，金属层1连接P-body型区5。IGBT芯片的集电极C自P型注入区9上引出，发射极E自金属层1上引出，栅极G自多晶硅3上引出。在现有技术中，填充有多晶硅3的沟槽11穿过P-body型区5延伸至N型漂移区7中，由于沟槽11的内壁做有栅氧化层6，因此使多晶硅3与N型漂移区7之间绝缘，N+型区4、P-body型区5以及N型漂移区7之间形成MOS结构。在IGBT开通时，在其栅极G与发射极E之间施加一电压，随着电压值的逐渐增大，当达到IGBT的开启电压Vth时，N+型区4与N型漂移区7之间逐渐形成一个N型的导电通道，此时IGBT导通。

如图5所示的现有技术的IGBT等效电路中，在IGBT的集电极C与发射极E之间等效存在有集电极-发射极电容，即为电容Cce；在发射极E与栅极G之间等效存在有栅极-发射极电容，即为电容Cge；由于沟槽11穿过P-body型区5一直向下延伸到N型漂移区7中，因此在集电极C与栅极G之间同时等效存在有门极-集电极电容，即为电容Cgc，在本领域中电容Cgc又被称为米勒电容。如图6所示，上述的IGBT的开通过程，包括由如下几个阶段：第一阶段：栅极电流对电容Cge充电，栅极电压上升到Vge，在该阶段，集电极C是没有电流的，极电压也未发生变化，即该段时间为死区时间，栅极电流只对电容Cge充电；第二阶段：栅极电流对电容Cge和电容Cgc充电，在该阶段，IGBT开始导通，集电极C电流开始增加，并达到最大负载电流，同时栅极电压也达到并维持在米勒电压平台；第三阶段：栅极电流继续对电容Cge充电，电压Vge开始逐渐上升，整个IGBT完全导通。

由于IGBT一般在高频状态下工作，而并非是一个固定的开通或关断状态，由上述可知，由于存在米勒电容（电容Cgc），所以在IGBT的导通过程中会存在有一个阶段栅极电压会维持在米勒电压平台一段时间，因此IGBT的导通时间增加，器件的开关频率下降同时增加了器件的开关损耗。

发明内容

本实用新型要解决的技术问题是：克服现有技术的不足，提供一种在最大程度上消除了米勒电容，提高了IGBT的开关频率，同时降低了开通及关断损耗的沟槽式IGBT芯片。

本实用新型解决其技术问题所采用的技术方案是：该包括底层的P型注入区，在P型注入区上方依次设有N型缓冲区、N型漂移区以及P-body型区，在P-body型区上间隔开有沟槽，沟槽内表面设有栅氧化层且内部填充有多晶硅，沟槽两侧做有N+型区，在沟槽以及N+型区上方设有硼磷硅玻璃，芯片上方覆盖金属层，其特征在于：所述沟槽的深度小于P-body型区的厚度，沟槽整体位于P-body型区中。

优选的，所述的沟槽底部与N型漂移区之间的间距为0.1~3μm。

优选的，其特征在于：所述的沟槽底部与N型漂移区之间的间距为1μm。

一种沟槽式IGBT芯片，包括底层的N型注入区，在N型注入区上方依次设有P型缓冲区、P型漂移区以及N-body型区，在N-body型区上间隔开有沟槽，沟槽内表面设有栅氧化层且内部填充有多晶硅，沟槽两侧做有P+型区，在沟槽以及P+型区上方设有硼磷硅玻璃，芯片上方覆盖金属层，其特征在于：所述沟槽的深度小于N-body型区的厚度，沟槽整体位于N-body型区中。

其具体开通及关断过程如下：

当对栅极G和发射极E施加正向电压Vge时，栅极电流对栅极G与发射极E之间的极间电容Cge充电，电子在栅氧化层周围聚集，当电压Vge大于IGBT的开启电压Vth时，栅氧化层的外周圈形成薄薄的N型反型层，N型反型层与相应沟槽两侧的N+型区连接一起。此时给集电极C施加一个数值较小的电压即可使沟槽底部与N型漂移区7上端之间的P-body型区5完全空乏。电子可以从N+型区及沟槽周边的N型反型层将沟槽底部的P-body型区穿通，进入P-body型区下方的N型漂移区中，形成了导电通道，即IGBT芯片中PNP电晶体的N型漂移区和N型缓冲区中形成电流，激发空穴从P型注入区中注入N型漂移区和N型缓冲区中，达成电导调制效果，大幅降低了N型漂移区和N型缓冲区的电阻，达成可以导通大电流及低VCEsat的功能。随着继续对电容Cge充电，电压Vge开始逐渐上升，整个IGBT完全导通。当加载在栅极G与发射极E之间的正向电压Vge小于Vth时，N型反型层消失，电子无法从N+型区穿通P-body型区至N型漂移区和N型缓冲区，IGBT芯片关断。

与现有技术相比，本实用新型所具有的有益效果是：

在本实用新型的IGBT芯片中，做在P-body型区的沟槽全部位于P-body型区内，未向下延伸至N型漂移区中，虽然在沟槽的两侧做有N+型区，但是由于沟槽完全位于P-body型区内，因此N+型区4、P-body型区5与N型漂移区之间没有形成常规的MOS管结构，因此在最大程度上消除了栅极G与集电极C之间的米勒电容。

在开通过程中，由于没有形成常规的MOS管结构中的电流通道，而是在栅氧化层的周圈逐渐形成与N+型区相连的N型反型层，电子通过N+型区及N型反型层将沟槽底部的P-body型区穿通，进入P-body型区下方的N型漂移区中，形成了导电通道，由于米勒电容在最大程度上被消除，因此在整个导通过程中没有对米勒电容充电的过程，大大减小了芯片的开通及关断损耗，提高了器件的开关效率，特别适用于IGBT的高频适用场合。

通过调节沟槽底部与N型漂移区之间的距离，可以调节IGBT芯片的导通电压，当槽的底部与N型漂移区之间的距离增大（或减小）时，导通电压的电压值相应增高（或降低），应用范围更广。

在本沟槽式IGBT芯片中，同时可以将P型与N型互换，即可使用在P型反型层沟槽式IGBT芯片中，通用性更强。

附图说明

图1为沟槽式IGBT芯片结构示意图。

图2为沟槽式IGBT芯片开通状态结构示意图。

图3为沟槽式IGBT芯片导通过程中Qg示意图。

图4为现有技术IGBT芯片结构示意图。

图5为现有技术IGBT芯片等效电路图。

图6为现有技术IGBT芯片导通过程中Qg示意图。

其中：1、金属层2、硼磷硅玻璃3、多晶硅4、N+型区5、P-body型区6、栅氧化层7、N型漂移区8、N型缓冲区9、P型注入区10、N型反型层11、沟槽。

具体实施方式

图1~3是本实用新型的最佳实施例，下面结合附图1~6对本实用新型做进一步说明。

如图1所示，沟槽式IGBT芯片，包括重掺杂的P型注入区9，在P型注入区9上方依次做有N型缓冲区8和N型漂移区7，在N型漂移区7上方做有P-body型区5。在P-body型区5上间隔做有多个沟槽11，在沟槽11的内侧面做出栅氧化层6之后填充有多晶硅3。在沟槽11的两侧做有N+型区4，在沟槽11以及其两侧的N+型区4的上方做有硼磷硅玻璃。在芯片最上方覆盖有金属层1。在本沟槽式IGBT芯片中，沟槽11最底部向下未延伸至N型漂移区7中，其整体完全位于P-body型区5内。沟槽11的底部距离N型漂移区7上端的距离为0.1~3μm。由于沟槽11完全位于P-body型区5中，因此N+型区4、P-body型区5与N型漂移区之间没有形成常规的MOS管结构，因此，在本沟槽式IGBT中自多晶硅3上引出的门极G与自P型注入区9上引出的集电极C完全隔开，因此在最大程度上减小了门极G与集电极C之间的米勒电容Cgc。

本沟槽式IGBT的导通及及关断过程如下：如图2~3所示，当对栅极G和发射极E施加正向电压Vge时，栅极电流对栅极G与发射极E之间的极间电容Cge充电，电子在栅氧化层6周围聚集，当电压Vge大于IGBT的开启电压Vth时，栅氧化层6的外周圈形成薄薄的N型反型层10，N型反型层10与相应沟槽11两侧的N+型区4连接一起（如图3所示）。此时给集电极C施加一个数值较小的电压即可使沟槽11底部与N型漂移区7上端之间的P-body型区5完全空乏，当沟槽11底部与N型漂移区7之间的距离约为1μm时，给集电极C加约0.8V的正向电压就可以使沟槽11底部的P-body型区5完全空乏。

由上述可知，在对栅极G和发射极E施加正向电压Vge后，在集电极C和发射极E之间施加小的正向电压，电子可以从N+型区4及沟槽11周边的N型反型层10将沟槽11底部的P-body型区5穿通，进入P-body型区5下方的N型漂移区7中，形成了导电通道，即IGBT芯片中PNP电晶体的N型漂移区7和N型缓冲区8中形成电流，激发空穴从P型注入区9中注入N型漂移区7和N型缓冲区8中，达成电导调制效果，大幅降低了N型漂移区7和N型缓冲区8的电阻，达成可以导通大电流及低VCEsat的功能。随着继续对电容Cge充电，电压Vge开始逐渐上升，整个IGBT完全导通。当加载在栅极G与发射极E之间的正向电压Vge小于Vth时，N型反型层10消失，电子无法从N+型区4穿通P-body型区5至N型漂移区7和N型缓冲区8，IGBT芯片关断。

由于本沟槽式IGBT的沟槽11完全位于P-body型区5中，N+型区4、P-body型区5与N型漂移区7之间没有形成常规的MOS结构，因此本沟槽式IGBT芯片在导通时不会形成现有技术中常规的MOS管结构的导电通道，因此在最大程度上减小了米勒电容Cgc，因此也不会出现现有IGBT芯片导通过程中需要维持在米勒平台电压的阶段，从而降低了IGBT芯片的开通及关断损耗，提高了器件开关频率。

在本沟槽式IGBT芯片中，如上所述，沟槽11的底部距离N型漂移区7上端的距离为0.1~3μm，通过设置不同的距离，可以调节IGBT芯片的导通电压，当槽的底部与N型漂移区7之间的距离增大（或减小）时，导通电压的电压值相应增高（或降低）。

在本沟槽式IGBT芯片中，可以将图1中的P型半导体与N型半导体互换，即可使用在P型反型层沟槽式IGBT芯片中，其结构可以由本领域技术人员毫无疑义的得出。此时需要IGBT芯片导通时，需要向IGBT芯片施加反向电压，其工作原理相同，电子以及电荷的移动方向相反。

以上所述，仅是本实用新型的较佳实施例而已，并非是对本实用新型作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本实用新型技术方案的保护范围。

Claims (4)

1.一种沟槽式IGBT芯片，包括底层的P型注入区（9），在P型注入区（9）上方依次设有N型缓冲区（8）、N型漂移区（7）以及P-body型区（5），在P-body型区（5）上间隔开有沟槽（11），沟槽（11）内表面设有栅氧化层（6）且内部填充有多晶硅（3），沟槽（11）两侧做有N+型区（4），在沟槽（11）以及N+型区（4）上方设有硼磷硅玻璃（2），芯片上方覆盖金属层（1），其特征在于：所述沟槽（11）的深度小于P-body型区（5）的厚度，沟槽（11）整体位于P-body型区（5）中。

2.根据权利要求1所述的沟槽式IGBT芯片，其特征在于：所述的沟槽（11）底部与N型漂移区（7）之间的间距为0.1~3μm。

3.根据权利要求1或2所述的沟槽式IGBT芯片，其特征在于：所述的沟槽（11）底部与N型漂移区（7）之间的间距为1μm。

4.一种沟槽式IGBT芯片，包括底层的N型注入区，在N型注入区上方依次设有P型缓冲区、P型漂移区以及N-body型区，在N-body型区上间隔开有沟槽（11），沟槽（11）内表面设有栅氧化层（6）且内部填充有多晶硅（3），沟槽（11）两侧做有P+型区，在沟槽（11）以及P+型区上方设有硼磷硅玻璃（2），芯片上方覆盖金属层（1），其特征在于：所述沟槽（11）的深度小于N-body型区的厚度，沟槽（11）整体位于N-body型区中。