CN204706029U - 一种降低信号干扰的计算机主板 - Google Patents

一种降低信号干扰的计算机主板 Download PDF

Info

Publication number
CN204706029U
CN204706029U CN201520259334.0U CN201520259334U CN204706029U CN 204706029 U CN204706029 U CN 204706029U CN 201520259334 U CN201520259334 U CN 201520259334U CN 204706029 U CN204706029 U CN 204706029U
Authority
CN
China
Prior art keywords
node
cpu
expansion interface
pci expansion
computer motherboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201520259334.0U
Other languages
English (en)
Inventor
杜志刚
贾海亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201520259334.0U priority Critical patent/CN204706029U/zh
Application granted granted Critical
Publication of CN204706029U publication Critical patent/CN204706029U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本实用新型公开了一种降低信号干扰的计算机主板,所述CPU与南桥芯片组连接,所述南桥芯片组通过数据采集接口与第一PCI扩展接口和PCI扩展接口连接,所述PCI扩展接口与第二PCI扩展接口连接,所述CPU包括第一CPU、第二CPU、第三CPU、第四CPU,所述第一节点分别与第三节点和第五节点连接,所述第二节点分别与第三节点和第六节点连接,所述第三节点分别与第五节点和第七节点连接,所述第四节点分别于第六节点和第八节点连接,所述第五节点分别与第七节点和第八节点连接,该降低信号干扰的主板不仅满足计算机主板功能扩展的要求,而且结构简单,降低了信号的干扰。

Description

一种降低信号干扰的计算机主板
技术领域
 本实用新型涉及计算机技术领域,具体为一种降低信号干扰的计算机主板。
背景技术
 随着计算机技术的进步,计算机以其独有的功能和强大的工作能力,计算机已经成为工业自动化技术领域的核心工具了,计算机主板又叫主机板、系统板或母板,它安装在机箱内,是微机最基本的也最重要的部件之一,主板一般为矩形电路板,上面安装了CPU、南北桥等重要组成,目前关于CPU的互联技术难度大,容易出现信号干扰的问题,为此,本实用新型提出一种降低信号干扰的计算机主板。
实用新型内容
 本实用新型的目的在于提供一种降低信号干扰的计算机主板,以解决上述背景技术中提出的问题。
为实现上述目的,本实用新型提供如下技术方案:一种降低信号干扰的计算机主板,包括CPU、南桥芯片组、数据采集接口、第一PCI扩展接口、PCI扩展接口、第二PCI扩展接口,所述CPU与南桥芯片组连接,所述南桥芯片组通过数据采集接口与第一PCI扩展接口和PCI扩展接口连接,所述PCI扩展接口与第二PCI扩展接口连接,所述CPU包括第一CPU、第二CPU、第三CPU、第四CPU,所述第一CPU具有彼此相连接的第一节点和第二节点,所述第二CPU具有彼此相连接的第三节点和第四节点,所述第三CPU具有彼此相连接的第五节点和第六节点,所述第四CPU具有彼此相连接的第七节点和第八节点,所述第一节点分别与第三节点和第五节点连接,所述第二节点分别与第三节点和第六节点连接,所述第三节点分别与第五节点和第七节点连接,所述第四节点分别于第六节点和第八节点连接,所述第五节点分别与第七节点和第八节点连接。
优选的,所述第一PCI扩展接口包括有六个,所述第二PCI扩展接口有四个。
优选的,所述第一节点与第五节点、第二节点与第三节点、第三节点与第五节点、第三节点与第七节点、第四节点与第六节点以及第五节点与第八节点之间通过8bitHT总线连接。
优选的,所述第一节点与第三节点、第二节点与第六节点、第四节点与第八节点、第五节点与第七节点之间通过16bitHT总线连接。
与现有技术相比,本实用新型的有益效果是:该降低信号干扰的计算机主板,第一PCI扩展接口包括有六个,所第二PCI扩展接口有四个,满足了计算机主板功能扩展的要求,第一节点与第五节点、第二节点与第三节点、第三节点与第五节点、第三节点与第七节点、第四节点与第六节点以及第五节点与第八节点之间通过8bitHT总线连接,第一节点与第三节点、第二节点与第六节点、第四节点与第八节点、第五节点与第七节点之间通过16bitHT总线连接,通过简单的方式实现CPU的互联,减少了连接线,可以有效的降低信号的干扰。
附图说明
图1为本实用新型结构示意图;
图2为本实用新型的CPU互联方式结构示意图。
图中:1-CPU、2-南桥芯片组、3-数据采集接口、4-第一PCI扩展接口、5-PCI扩展接口、6-第二PCI扩展接口、7-第一CPU、8-第二CPU、9-第三CPU、10-第四CPU、11-第一节点、12-第二节点、13-第三节点、14-第四节点、15-第五节点、16-第六节点、17-第七节点和18-第八节点。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
请参阅图1-2,本实用新型提供一种技术方案:一种降低信号干扰的计算机主板,包括CPU1、南桥芯片组2、数据采集接口3、第一PCI扩展接口4、PCI扩展接口5、第二PCI扩展接口6,所述CPU1与南桥芯片组2连接,所述南桥芯片2组通过数据采集接口3与第一PCI扩展接口4和PCI扩展接口5连接,所述PCI扩展接口5与第二PCI扩展接口6连接,所述CPU1包括第一CPU7、第二CPU8、第三CPU9、第四CPU10,所述第一CPU7具有彼此相连接的第一节点11和第二节点12,所述第二CPU8具有彼此相连接的第三节点13和第四节点14,所述第三CPU9具有彼此相连接的第五节点15和第六节点16,所述第四CPU10具有彼此相连接的第七节点17和第八节点18,所述第一节点11分别与第三节点13和第五节15点连接,所述第二节点12分别与第三节点13和第六节16点连接,所述第三节点13分别与第五节点15和第七节点17连接,所述第四节点14分别于第六节点16和第八节点18连接,所述第五节点15分别与第七节点17和第八节点18连接。
使用时,通过各个节点间的相互简单连接,减少了连接线,从而降低了信号的干扰。
尽管已经示出和描述了本实用新型的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本实用新型的范围由所附权利要求及其等同物限定。

Claims (4)

1.一种降低信号干扰的计算机主板,包括CPU(1)、南桥芯片组(2)、数据采集接口(3)、第一PCI扩展接口(4)、PCI扩展接口(5)、第二PCI扩展接口(6),其特征在于:所述CPU(1)与南桥芯片组(2)连接,所述南桥芯片(2)组通过数据采集接口(3)与第一PCI扩展接口(4)和PCI扩展接口(5)连接,所述PCI扩展接口(5)与第二PCI扩展接口(6)连接,所述CPU(1)包括第一CPU(7)、第二CPU(8)、第三CPU(9)、第四CPU(10),所述第一CPU(7)具有彼此相连接的第一节点(11)和第二节点(12),所述第二CPU(8)具有彼此相连接的第三节点(13)和第四节点(14),所述第三CPU(9)具有彼此相连接的第五节点(15)和第六节点(16),所述第四CPU(10)具有彼此相连接的第七节点(17)和第八节点(18),所述第一节点(11)分别与第三节点(13)和第五节(15)点连接,所述第二节点(12)分别与第三节点(13)和第六节(16)点连接,所述第三节点(13)分别与第五节点(15)和第七节点(17)连接,所述第四节点(14)分别于第六节点(16)和第八节点(18)连接,所述第五节点(15)分别与第七节点(17)和第八节点(18)连接。
2.根据权利要求1所述的一种降低信号干扰的计算机主板,其特征在于:所述第一PCI扩展接口(4)包括有六个,所述第二PCI扩展接口(6)有四个。
3.  根据权利要求1所述的一种降低信号干扰的计算机主板,其特征在于:所述第一节点(11)与第五节点(15)、第二节点(12)与第三节点(13)、第三节点(13)与第五节点(15)、第三节点(13)与第七节点(17)、第四节点(14)与第六节点(16)以及第五节点(15)与第八节点(18)之间通过8bitHT总线连接。
4.根据权利要求1所述的一种降低信号干扰的计算机主板,其特征在于:所述第一节点(11)与第三节点(13)、第二节点(12)与第六节点(16)、第四节点(14)与第八节点(18)、第五节点(15)与第七节点(17)之间通过16bitHT总线连接。
CN201520259334.0U 2015-04-27 2015-04-27 一种降低信号干扰的计算机主板 Expired - Fee Related CN204706029U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520259334.0U CN204706029U (zh) 2015-04-27 2015-04-27 一种降低信号干扰的计算机主板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520259334.0U CN204706029U (zh) 2015-04-27 2015-04-27 一种降低信号干扰的计算机主板

Publications (1)

Publication Number Publication Date
CN204706029U true CN204706029U (zh) 2015-10-14

Family

ID=54285629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520259334.0U Expired - Fee Related CN204706029U (zh) 2015-04-27 2015-04-27 一种降低信号干扰的计算机主板

Country Status (1)

Country Link
CN (1) CN204706029U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104765708A (zh) * 2015-04-27 2015-07-08 杜志刚 一种降低信号干扰的计算机主板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104765708A (zh) * 2015-04-27 2015-07-08 杜志刚 一种降低信号干扰的计算机主板

Similar Documents

Publication Publication Date Title
CN205193795U (zh) 一种可扩展的多功能接口系统
CN204065979U (zh) 一种免工具拆装pcie转接卡
CN103777716A (zh) 一种基于vpx总线的fmc结构3u通用载板
CN204595692U (zh) 基于申威410处理器和申威套片的vpx计算机主板
CN204706029U (zh) 一种降低信号干扰的计算机主板
CN105022715A (zh) 一种服务器背板互连方法和系统
CN209928413U (zh) 一种COMe模块和计算机
CN203930809U (zh) 一种兼容不同gpu的管理系统
CN203561933U (zh) 一种基于vpx总线的fmc结构3u通用载板
CN207503207U (zh) 用于多接口的综合测试系统
CN104765708A (zh) 一种降低信号干扰的计算机主板
CN203759602U (zh) 一种基于套片的cpci工控机主板
RU173335U1 (ru) Процессорный модуль (МВЕ8С-РС)
CN203490476U (zh) PowerPC的PC104-plus控制器系统
CN105320631A (zh) 计算机接口转cpci接口转换器
CN202720546U (zh) 运用于便捷式通讯装置内的主板
CN105068962A (zh) I2c控制器访问方法及系统
CN204406395U (zh) 一种cpci架构的高速通讯互联系统
CN204808309U (zh) 基于apb接口的看门狗模块ip核
CN204883703U (zh) 一种可切换内外输入输出装置的计算机装置
CN206441150U (zh) 一种6u cpex主板通用测试工装
CN102012721A (zh) 一种基于COM-Express嵌入式标准的工业计算机载板
CN204374727U (zh) 一种数控计算机接口端子装置
CN205121546U (zh) 通用插口和外围设备
CN205210761U (zh) 一种基于申威套片的cpex工控机主板

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151014

Termination date: 20160427