CN203930809U - 一种兼容不同gpu的管理系统 - Google Patents
一种兼容不同gpu的管理系统 Download PDFInfo
- Publication number
- CN203930809U CN203930809U CN201420342946.1U CN201420342946U CN203930809U CN 203930809 U CN203930809 U CN 203930809U CN 201420342946 U CN201420342946 U CN 201420342946U CN 203930809 U CN203930809 U CN 203930809U
- Authority
- CN
- China
- Prior art keywords
- gpu
- chip
- bmc
- bmc chip
- management system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 101100348810 Medicago truncatula NORK gene Proteins 0.000 claims description 3
- 102000005591 NIMA-Interacting Peptidylprolyl Isomerase Human genes 0.000 claims description 3
- 108010059419 NIMA-Interacting Peptidylprolyl Isomerase Proteins 0.000 claims description 3
- 101150087393 PIN3 gene Proteins 0.000 claims description 3
- 102000007315 Telomeric Repeat Binding Protein 1 Human genes 0.000 claims description 3
- 108010033711 Telomeric Repeat Binding Protein 1 Proteins 0.000 claims description 3
- 238000004891 communication Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004540 process dynamic Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Slot Machines And Peripheral Devices (AREA)
Abstract
本实用新型提供一种兼容不同GPU的管理系统,包括CPU芯片、南桥芯片、BMC芯片、PCIE插槽、排针、错误指示灯和手持终端;CPU芯片通过南桥芯片和BMC芯片连接,所述BMC芯片通过以太网或串口与手持终端连接,PCIE插槽通过SMB总线与BMC芯片连接,BMC芯片同时与排针连接;错误指示灯通过错误指示信号线连接BMC芯片。本实用新型提供的管理系统中BMC芯片能够智能地识别PCIE插槽上所插入的GPU板卡类型,并自动地调用相关的程序建立起与此GPU相适配的通信协议,实现BMC芯片对GPU板卡有效的管理,且BMC芯片利用LPC总线能够实现从BIOS中读取GPU板卡信息。
Description
技术领域
本实用新型属于计算机技术领域,具体涉及一种兼容不同GPU的管理系统。
背景技术
NVIDIA公司在1999年发布GeForce256图形处理芯片时首先提出GPU的概念。GPU能够从硬件上支持T&L(TransformandLighting,多边形转换与光源处理)的显示芯片,因为T&L是3D渲染中的一个重要部分,其作用是计算多边形的3D位置和处理动态光线效果,也可以称为“几何处理”。一个好的T&L单元,可以提供细致的3D物体和高级的光线特效;只不过大多数PC中,T&L的大部分运算是交由CPU处理的(这就也就是所谓的软件T&L),由于CPU的任务繁多,除了T&L之外,还要做内存管理、输入响应等非3D图形处理工作,因此在实际运算的时候性能会大打折扣,常常出现显卡等待CPU数据的情况,其运算速度远跟不上今天复杂三维游戏的要求。即使CPU的工作频率超过3GHz或更高,对它的帮助也不大,由于这是PC本身设计造成的问题,与CPU的速度无太大关系。
GPU(Graphic Processing Unit,图形处理器),在现代计算机中应用得越来越广,一是应用在图形处理领域,二是应用在HPC(High Performance Computing)领域。目前主要有两大产品系列Intel GPU和NVIDIA GPU。这两种厂商的GPU带外管理功能都可以采用PCIE(PCIExpress Bus)规范中定义的可选的SMBus总线作为带外管理信号,但采用的管理协议不同。
实用新型内容
为了克服上述现有技术的不足,本实用新型提供了一种兼容不同GPU的管理系统,其中的BMC芯片能够智能地识别PCIE插槽上所插入的GPU板卡类型,并自动地调用相关的程序建立起与此GPU相适配的通信协议,实现BMC芯片对GPU板卡有效的管理。
为了实现上述目的,本实用新型采取如下方案:
本实用新型提供一种兼容不同GPU的管理系统,所述系统包括CPU芯片、南桥芯片、BMC芯片、PCIE插槽、排针、错误指示灯和手持终端;所述CPU芯片通过南桥芯片和BMC芯片连接,所述BMC芯片通过以太网或串口与手持终端连接,所述PCIE插槽通过SMB总线与BMC芯片连接,所述BMC芯片同时与排针连接;所述错误指示灯通过错误指示信号线连接BMC芯片,BMC芯片采用ASPEED公司的AST2400。
所述CPU芯片与南桥芯片之间通过DMI2总线连接,所述南桥芯片与BMC之间通过LPC总线连接。
所述BMC芯片通过南桥芯片读取BIOS中所检测到的GPU板卡信息。
所述BMC芯片采用SMB总线连接PCIE插槽的SMB总线针脚,对PCIE插槽上所插入的GPU板卡进行管理。
所述SMB总线包括SMB时钟信号线BMC_SMB_CLK和SMB数据信号线BMC_SMB_SDA。
所述排针用于标识GPU板卡类型,排针通过GPU板卡身份信号线GPU_TYPE_ID连接BMC芯片的GPIO针脚。
通过排针把GPU板卡身份信号GPU_TYPE_ID拉为高电平,表明PCIE插槽所插入板卡为Intel GPU板卡;把GPU板卡身份信号线GPU_TYPE_ID拉为低电平,表明是NVIDIA GPU板卡;所述BMC芯片则根据检测GPU板卡身份信号线GPU_TYPE_ID的高低电平来判断PCIE插槽所插入的GPU板卡类型。
所述排针的PIN1通过阻值为4.7K欧姆的上拉电阻连接到3.3V辅助电源;PIN2通过GPU板卡身份信号线GPU_TYPE_ID连接到BMC芯片的GPIO针脚;PIN3接地。
与现有技术相比,本实用新型的有益效果在于:
1)BMC芯片能够智能地识别PCIE插槽上所插入的GPU板卡类型,并自动地调用相关的程序建立起与此GPU相适配的通信协议,实现BMC芯片对GPU板卡有效的管理。
2)BMC芯片利用LPC总线能够实现从BIOS中读取GPU板卡信息。
附图说明
图1是兼容不同GPU的管理系统结构图。
具体实施方式
下面结合附图对本实用新型作进一步详细说明。
如图1,本实用新型提供一种兼容不同GPU的管理系统,所述系统包括CPU芯片、南桥芯片、BMC芯片、PCIE插槽、排针、错误指示灯和手持终端;所述CPU芯片通过南桥芯片和BMC芯片连接,所述BMC芯片通过以太网或串口与手持终端连接,所述PCIE插槽通过SMB总线与BMC芯片连接,所述BMC芯片同时与排针连接;所述错误指示灯通过错误指示信号线连接BMC芯片。
CPU芯片采用Intel公司的Haswell-EP CPU;南桥芯片采用Intel公司的Wellsburg C610;BMC芯片采用ASPEED公司的AST2400。
所述CPU芯片与南桥芯片之间通过DMI2总线连接,所述南桥芯片与BMC之间通过LPC总线连接。
所述BMC芯片通过南桥芯片读取BIOS(Basic Input Output System)中所检测到的GPU板卡信息。
所述BMC芯片采用SMB总线连接PCIE插槽的SMB总线针脚,对PCIE插槽上所插入的GPU板卡进行管理。
所述SMB总线包括SMB时钟信号线BMC_SMB_CLK和SMB数据信号线BMC_SMB_SDA。
所述排针用于标识GPU板卡类型,排针通过GPU板卡身份信号线GPU_TYPE_ID连接BMC芯片的GPIO(General Purpose Input Output,通用输入/输出)针脚。
通过排针把GPU板卡身份信号GPU_TYPE_ID拉为高电平,表明PCIE插槽所插入板卡为Intel GPU板卡;把GPU板卡身份信号线GPU_TYPE_ID拉为低电平,表明是NVIDIA GPU板卡;所述BMC芯片则根据检测GPU板卡身份信号线GPU_TYPE_ID的高低电平来判断PCIE插槽所插入的GPU板卡类型。
所述排针的PIN1通过阻值为4.7K欧姆的上拉电阻连接到3.3V辅助电源;PIN2通过GPU板卡身份信号线GPU_TYPE_ID连接到BMC芯片的GPIO针脚;PIN3接地。
最后应当说明的是:以上实施例仅用以说明本实用新型的技术方案而非对其限制,所属领域的普通技术人员参照上述实施例依然可以对本实用新型的具体实施方式进行修改或者等同替换,这些未脱离本实用新型精神和范围的任何修改或者等同替换,均在申请待批的本实用新型的权利要求保护范围之内。
Claims (8)
1.一种兼容不同GPU的管理系统,其特征在于:所述系统包括CPU芯片、南桥芯片、BMC芯片、PCIE插槽、排针、错误指示灯和手持终端;所述CPU芯片通过南桥芯片和BMC芯片连接,所述BMC芯片通过以太网或串口与手持终端连接,所述PCIE插槽通过SMB总线与BMC芯片连接,所述BMC芯片同时与排针连接;所述错误指示灯通过错误指示信号线连接BMC芯片;BMC芯片采用ASPEED公司的AST2400。
2.根据权利要求1所述的兼容不同GPU的管理系统,其特征在于:所述CPU芯片与南桥芯片之间通过DMI2总线连接,所述南桥芯片与BMC之间通过LPC总线连接。
3.根据权利要求2所述的兼容不同GPU的管理系统,其特征在于:所述BMC芯片通过南桥芯片读取BIOS中所检测到的GPU板卡信息。
4.根据权利要求1所述的兼容不同GPU的管理系统,其特征在于:所述BMC芯片采用SMB总线连接PCIE插槽的SMB总线针脚,对PCIE插槽上所插入的GPU板卡进行管理。
5.根据权利要求1或4所述的兼容不同GPU的管理系统,其特征在于:所述SMB总线包括SMB时钟信号线BMC_SMB_CLK和SMB数据信号线BMC_SMB_SDA。
6.根据权利要求1所述的兼容不同GPU的管理系统,其特征在于:所述排针用于标识GPU板卡类型,排针通过GPU板卡身份信号线GPU_TYPE_ID连接BMC芯片的GPIO针脚。
7.根据权利要求6所述的兼容不同GPU的管理系统,其特征在于:通过排针把GPU板卡身份信号GPU_TYPE_ID拉为高电平,表明PCIE插槽所插入板卡为Intel GPU板卡;把GPU板卡身份信号线GPU_TYPE_ID拉为低电平,表明是NVIDIA GPU板卡;所述BMC芯片则根据检测GPU板卡身份信号线GPU_TYPE_ID的高低电平来判断PCIE插槽所插入的GPU板卡类型。
8.根据权利要求6或7所述的兼容不同GPU的管理系统,其特征在于:所述排针的PIN1通过阻值为4.7K欧姆的上拉电阻连接到3.3V辅助电源;PIN2通过GPU板卡身份信号线GPU_TYPE_ID连接到BMC芯片的GPIO针脚;PIN3接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420342946.1U CN203930809U (zh) | 2014-06-25 | 2014-06-25 | 一种兼容不同gpu的管理系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420342946.1U CN203930809U (zh) | 2014-06-25 | 2014-06-25 | 一种兼容不同gpu的管理系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203930809U true CN203930809U (zh) | 2014-11-05 |
Family
ID=51826587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420342946.1U Expired - Lifetime CN203930809U (zh) | 2014-06-25 | 2014-06-25 | 一种兼容不同gpu的管理系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203930809U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104111886A (zh) * | 2014-06-25 | 2014-10-22 | 曙光信息产业(北京)有限公司 | 一种兼容不同gpu的管理系统及其设计方法 |
CN106649019A (zh) * | 2017-01-11 | 2017-05-10 | 郑州云海信息技术有限公司 | 一种基于串口的整机自动化pcie通信质量测试方法 |
CN110515865A (zh) * | 2019-08-30 | 2019-11-29 | 苏州浪潮智能科技有限公司 | 一种板卡种类判断方法、装置、设备和存储介质 |
-
2014
- 2014-06-25 CN CN201420342946.1U patent/CN203930809U/zh not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104111886A (zh) * | 2014-06-25 | 2014-10-22 | 曙光信息产业(北京)有限公司 | 一种兼容不同gpu的管理系统及其设计方法 |
CN104111886B (zh) * | 2014-06-25 | 2017-01-18 | 曙光信息产业(北京)有限公司 | 一种兼容不同gpu的管理系统及其设计方法 |
CN106649019A (zh) * | 2017-01-11 | 2017-05-10 | 郑州云海信息技术有限公司 | 一种基于串口的整机自动化pcie通信质量测试方法 |
CN106649019B (zh) * | 2017-01-11 | 2019-08-02 | 郑州云海信息技术有限公司 | 一种基于串口的整机自动化pcie通信质量测试方法 |
CN110515865A (zh) * | 2019-08-30 | 2019-11-29 | 苏州浪潮智能科技有限公司 | 一种板卡种类判断方法、装置、设备和存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104111886B (zh) | 一种兼容不同gpu的管理系统及其设计方法 | |
US11567895B2 (en) | Method, apparatus and system for dynamic control of clock signaling on a bus | |
US10114658B2 (en) | Concurrent testing of PCI express devices on a server platform | |
CN102622044B (zh) | 主机板及其pcie端口动态配置方法 | |
US9043528B2 (en) | Bridge between a peripheral component interconnect express interface and a universal serial bus 3.0 device | |
CN204009695U (zh) | 一种拥有高性能芯片组的龙芯服务器主板 | |
US20140280960A1 (en) | Methods and apparatus for dynamically allocating devices between multiple controllers | |
CN104516434A (zh) | 服务器系统 | |
CN203930809U (zh) | 一种兼容不同gpu的管理系统 | |
CN104021101A (zh) | 基于lpc1768平台的usb接口系统及实现方法 | |
WO2018004882A1 (en) | Method, apparatus and system for dynamic optimization of signal integrity on a bus | |
JP2015049907A (ja) | メモリをホットスワップできるマザーボード | |
US11232060B2 (en) | Method, apparatus and system for power supply policy exchange on a bus | |
CN211956463U (zh) | 一种基于飞腾处理器的i/o桥片 | |
CN211427337U (zh) | 基于申威处理器的计算机主板 | |
US20140281095A1 (en) | Computing device and method for integrating thunderbolt chip on motherboard | |
CN202383569U (zh) | 一种具有多功能、可扩展的pcie接口装置的主板 | |
CN106371876B (zh) | 产品外部程序升级的方法及系统 | |
CN104951268A (zh) | 一种基于cpci扩展高性能显卡的实现方法 | |
CN203759602U (zh) | 一种基于套片的cpci工控机主板 | |
CN205809774U (zh) | 一种服务器及其内部的服务器主板 | |
CN206193755U (zh) | 一种实现国产处理器启动时快速显示的结构 | |
CN104038551A (zh) | 一种基于龙芯2h的本地及远程管理系统及其管理方法 | |
CN108536643A (zh) | 一种高性能计算平台 | |
CN204178365U (zh) | Lbe总线与isa总线间的转换结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20141105 |
|
CX01 | Expiry of patent term |