CN204464279U - 一种阵列基板、显示面板和显示装置 - Google Patents
一种阵列基板、显示面板和显示装置 Download PDFInfo
- Publication number
- CN204464279U CN204464279U CN201520163056.9U CN201520163056U CN204464279U CN 204464279 U CN204464279 U CN 204464279U CN 201520163056 U CN201520163056 U CN 201520163056U CN 204464279 U CN204464279 U CN 204464279U
- Authority
- CN
- China
- Prior art keywords
- rete
- thickness
- silicon nitride
- nitride film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本实用新型公开了一种阵列基板、显示面板和显示装置,解决由于水、氧和氢基团会由氧化物TFT上方的钝化层渗透至氧化物TFT的有源层,使氧化物TFT的阈值电压发生较大的漂移,所导致的氧化物TFT性能降低甚至会失效的问题。所述阵列基板,包括衬底基板、形成于衬底基板上的氧化物TFT,所述氧化物TFT的上方设置有钝化层,所述钝化层包括第一膜层,所述第一膜层为氧化硅薄膜;所述钝化层还包括形成于所述第一膜层之上的第二膜层,所述第二膜层为氮化硅薄膜和氧化硅薄膜的交替叠层,所述第二膜层的靠近所述第一膜层的底层为氮化硅薄膜;其中,所述第一膜层的厚度大于所述第二膜层的厚度。本实用新型还公开了一种显示面板和显示装置,包括上述的阵列基板。
Description
技术领域
本实用新型涉及显示技术领域,尤其涉及一种阵列基板、显示面板和显示装置。
背景技术
氧化物薄膜晶体管(Thin Film Transistor,TFT)是以金属氧化物半导体作为有源层,具有超薄、重量轻、低耗电等优势,氧化物TFT与非晶硅TFT相比,其载流子浓度是非晶硅TFT的十倍;氧化物TFT还具有均匀性好、透明、制作工艺简单等优点,应于显示面板的阵列基板时,能够很好的满足液晶(Liquid Crystal Display,LCD)显示面板和有机发光二极管(Organic Light Emitting Diode,OLED)显示面板的需求。
但是,现有的应用氧化物TFT的阵列基板还存在如下问题:
由于水、氧和氢基团会由氧化物TFT上方的钝化层渗透至氧化物TFT的有源层,并使氧化物TFT的阈值电压发生较大的漂移,影响氧化物TFT性能甚至会导致产品失效,因此,采用氧化物TFT的阵列基板的稳定性和信赖性还有待进一步提高。
实用新型内容
本实用新型的目的是提供一种阵列基板、显示面板和显示装置,以解决由于水、氧和氢基团会由氧化物TFT上方的钝化层渗透至氧化物TFT的有源层,使氧化物TFT的阈值电压发生较大的漂移,所导致的氧化物TFT性能降低甚至会失效的问题。
本实用新型的目的是通过以下技术方案实现的:
本实用新型实施例提供一种阵列基板,包括衬底基板、形成于衬底基板上的氧化物TFT,所述氧化物TFT的上方设置有钝化层,所述钝化层包括第一膜层,所述第一膜层为氧化硅薄膜;
所述钝化层还包括形成于所述第一膜层之上的第二膜层,所述第二膜层为氮化硅薄膜和氧化硅薄膜的交替叠层,所述第二膜层的靠近所述第一膜层的底层为氮化硅薄膜;
其中,所述第一膜层的厚度大于所述第二膜层的厚度。
本实施例中,所述钝化层的所述第一膜层由氧化硅薄膜形成,所述第二膜层为氮化硅薄膜和氧化硅薄膜的交替叠层,且所述第一膜层的厚度大于所述第二膜层的厚度,因此所述第二膜层中的氮化硅薄膜和氧化硅薄膜均为较薄的膜层,所述第二膜层中的氮化硅薄膜和氧化硅薄膜相互弥补,既降低了氮化硅薄膜的纵向渗透特性带来的不良影响,又降低了氧化硅薄膜质密性低所带来的不良影响,从而使所述钝化层能够提供较好的防止水、氧和氢基团渗透的性能,氧化物TFT的有源层不会被水、氧和氢基团所影响,确保氧化物TFT的性能。
优选的,所述第二膜层的远离所述第一膜层顶层为氮化硅薄膜。
优选的,所述第二膜层中的各层氮化硅薄膜的厚度相等,所述第二膜层中的各层氧化硅薄膜的厚度相等,且所述第二膜层中的氧化硅薄膜的厚度大于或等于所述第二膜层中的氮化硅薄膜的厚度。本实施例中,所述第二膜层中的各层氮化硅薄膜厚度均匀,所述第二膜层中的各层氧化硅薄膜厚度均匀,提供稳定的防止水、氧和氢基团渗透的性能。
优选的,所述第二膜层的氮化硅薄膜和氧化硅薄膜的交替叠层,由底层至顶层,各层薄膜的厚度递减。本实施例中,所述第二膜层中的各层氮化硅薄膜和各层氧化硅薄膜厚度由底层至顶层递减,能够更好的提供防止水、氧和氢基团渗透的性能。
优选的,所述第一膜层的厚度范围为1500~4000埃。
优选的,所述第二膜层中每一层氧化硅薄膜的厚度为100~300埃,所述 第二膜层中第一层氮化硅薄膜的厚度为100~300埃。本实施例中,所述第二膜层的氧化硅薄膜和氮化硅薄膜的厚度较薄,二者的交替叠层可以实现较高质密性和较好的纵向的防护性。
优选的,所述第二膜层中的各层氧化硅薄膜和各层氮化硅薄膜的厚度之和小于1000埃。
本实用新型实施例有益效果如下:所述氧化物TFT上方的所述钝化层的所述第一膜层由氧化硅薄膜形成,所述第二膜层为氮化硅薄膜和氧化硅薄膜的交替叠层,且所述第一膜层的厚度大于所述第二膜层的厚度,因此所述第二膜层中的氮化硅薄膜和氧化硅薄膜均为较薄的膜层,所述第二膜层中的氮化硅薄膜和氧化硅薄膜相互弥补,既降低了氮化硅薄膜的纵向渗透特性带来的不良影响,又降低了氧化硅薄膜质密性低所带来的不良影响,从而使所述钝化层能够提供较好的防止水、氧和氢基团渗透的性能,氧化物TFT的有源层不会被水、氧和氢基团所影响,确保氧化物TFT的性能并防止所述氧化物TFT失效。
本实用新型实施例提供一种显示面板,包括如上实施例提供的所述阵列基板。
本实用新型实施例有益效果如下:所述显示面板的阵列基板设置有氧化物TFT,所述氧化物TFT上方的所述钝化层的所述第一膜层由氧化硅薄膜形成,所述第二膜层为氮化硅薄膜和氧化硅薄膜的交替叠层,且所述第一膜层的厚度大于所述第二膜层的厚度,因此所述第二膜层中的氮化硅薄膜和氧化硅薄膜均为较薄的膜层,所述第二膜层中的氮化硅薄膜和氧化硅薄膜相互弥补,既降低了氮化硅薄膜的纵向渗透特性带来的不良影响,又降低了氧化硅薄膜质密性低所带来的不良影响,从而使所述钝化层能够提供较好的防止水、氧和氢基团渗透的性能,氧化物TFT的有源层不会被水、氧和氢基团所影响,确保氧化物TFT的性能并防止所述氧化物TFT失效。
本实用新型实施例提供一种显示装置,包括如上实施例提供的所述显示面板。
本实用新型实施例有益效果如下:所述显示面板的阵列基板设置有氧化物TFT,所述氧化物TFT上方的所述钝化层的所述第一膜层由氧化硅薄膜形成,所述第二膜层为氮化硅薄膜和氧化硅薄膜的交替叠层,且所述第一膜层的厚度大于所述第二膜层的厚度,因此所述第二膜层中的氮化硅薄膜和氧化硅薄膜均为较薄的膜层,所述第二膜层中的氮化硅薄膜和氧化硅薄膜相互弥补,既降低了氮化硅薄膜的纵向渗透特性带来的不良影响,又降低了氧化硅薄膜质密性低所带来的不良影响,从而使所述钝化层能够提供较好的防止水、氧和氢基团渗透的性能,氧化物TFT的有源层不会被水、氧和氢基团所影响,确保氧化物TFT的性能并防止所述氧化物TFT失效。
本实用新型实施例提供一种阵列基板的制备方法,包括:
在衬底基板上形成氧化物TFT;
在所述氧化物TFT的上方形成钝化层的第一膜层,在所述第一膜层之上交替形成氮化硅薄膜和氧化硅薄膜,交替形成的各层氮化硅薄膜和各层氧化硅薄膜的交替叠层作为第二膜层,所述第二膜层的靠近所述第一膜层的底层为氮化硅薄膜;其中,所述第一膜层的厚度大于所述第二膜层的厚度。
优选的,所述第二膜层的远离所述第一膜层顶层为氮化硅薄膜。
优选的,所述在所述第一膜层之上交替形成氮化硅薄膜和氧化硅薄膜,包括:
以预定的厚度交叠形成所述第二膜层中的各层氮化硅薄膜和各层氧化硅薄膜;其中,所述第二膜层中的各层氮化硅薄膜的厚度相等,所述第二膜层中的各层氧化硅薄膜的厚度相等,且所述第二膜层中的氧化硅薄膜的厚度大于或等于所述第二膜层中的氮化硅薄膜的厚度。
优选的,所述在所述第一膜层之上交替形成氮化硅薄膜和氧化硅薄膜,包括:
由所述第二膜层的底层至顶层,以递减的厚度交叠形成所述第二膜层中的各层氮化硅薄膜和各层氧化硅薄膜。
优选的,所述第一膜层的厚度范围为1500~4000埃。
优选的,所述第二膜层中每一层氧化硅薄膜的厚度为100~300埃,所述第二膜层中第一层氮化硅薄膜的厚度为100~300埃。
优选的,所述第二膜层中的各层氧化硅薄膜和各层氮化硅薄膜的厚度之和小于1000埃。
本实用新型实施例有益效果如下:使所述阵列基板的所述氧化物TFT上方的所述钝化层的所述第一膜层由氧化硅薄膜形成,所述第二膜层为氮化硅薄膜和氧化硅薄膜的交替叠层,且所述第一膜层的厚度大于所述第二膜层的厚度,因此所述第二膜层中的氮化硅薄膜和氧化硅薄膜均为较薄的膜层,所述第二膜层中的氮化硅薄膜和氧化硅薄膜相互弥补,既降低了氮化硅薄膜的纵向渗透特性带来的不良影响,又降低了氧化硅薄膜质密性低所带来的不良影响,从而使所述钝化层能够提供较好的防止水、氧和氢基团渗透的性能,氧化物TFT的有源层不会被水、氧和氢基团所影响,确保氧化物TFT的性能并防止所述氧化物TFT失效。
附图说明
图1为本实用新型实施例提供的阵列基板在氧化物TFT处的剖面示意图;
图2为本实用新型实施例提供的第一种钝化层的局部剖面示意图;
图3为本实用新型实施例提供的第二种钝化层的局部剖面示意图;
图4为本实用新型实施例提供的第三种钝化层的局部剖面示意图;
图5为现有技术的氧化物TFT的加温下正偏压稳定性曲线示意图;
图6为本实用新型实施例提供的上方设置有图2至图4的所示钝化层的氧化物TFT的加温下正偏压稳定性曲线示意图;
图7为本实用新型实施例提供的阵列基板的制备方法的流程图。
具体实施方式
下面结合说明书附图对本实用新型实施例的实现过程进行详细说明。需要注意的是,自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本实用新型,而不能理解为对本实用新型的限制。
实施例一
参见图1,本实用新型实施例提供一种阵列基板,包括衬底基板1、形成于衬底基板1上的氧化物TFT 2,氧化物TFT 2的上方设置有钝化层3,钝化层3包括第一膜层31,第一膜层为氧化硅薄膜;
钝化层3还包括形成于第一膜层31之上的第二膜层32,第二膜层32为氮化硅薄膜和氧化硅薄膜的交替叠层,第二膜层32的靠近第一膜层31的底层为氮化硅薄膜;
其中,第一膜层31的厚度大于第二膜层32的厚度。
本实施例中,钝化层的第一膜层由氧化硅薄膜形成,第二膜层为氮化硅薄膜和氧化硅薄膜的交替叠层,且第一膜层的厚度大于第二膜层的厚度,因此第二膜层中的氮化硅薄膜和氧化硅薄膜均为较薄的膜层,第二膜层中的氮化硅薄膜和氧化硅薄膜相互弥补,既降低了氮化硅薄膜的纵向渗透特性带来的不良影响,又降低了氧化硅薄膜质密性低所带来的不良影响,从而使钝化层能够提供较好的防止水、氧和氢基团渗透的性能,氧化物TFT的有源层不会被水、氧和氢基团所影响,确保氧化物TFT的性能。
为了更清楚的描述钝化层3的,以图2至图4所示的钝化层3的局部剖面示意图进行说明如下:
参见图2,第二膜层32为氮化硅薄膜321和氧化硅薄膜322的交替叠层,第二膜层32的靠近第一膜层31的底层为氮化硅薄膜321。在图2所示的第二膜层21中,各层氮化硅薄膜321的厚度相等,各层氧化硅薄膜322的厚度相等,且氧化硅薄膜322的厚度等于氮化硅薄膜321的厚度。本实施例中,第二 膜层32中的各层氮化硅薄膜321和各层氧化硅薄膜322厚度均匀,提供稳定的防止水、氧和氢基团渗透的性能。
参见图3,第二膜层32为氮化硅薄膜321和氧化硅薄膜322的交替叠层,第二膜层32的靠近第一膜层31的底层为氮化硅薄膜321。在图3所示的第二膜层21中,各层氮化硅薄膜321的厚度相等,各层氧化硅薄膜322的厚度相等,且氧化硅薄膜322的厚度大于氮化硅薄膜321的厚度。本实施例中,第二膜层32中的各层氮化硅薄膜321的厚度均匀,各层氧化硅薄膜322的厚度均匀,提供稳定的防止水、氧和氢基团渗透的性能。
参见图4,第二膜层32的氮化硅薄膜321和氧化硅薄膜322的交替叠层,由底层至顶层,各层薄膜的厚度递减。本实施例中,第二膜层32中的各层氮化硅薄膜321和各层氧化硅薄膜322厚度由底层至顶层递减,能够更好的提供防止水、氧和氢基团渗透的性能。
优选的,第二膜层32的远离第一膜层顶层为氮化硅薄膜321。
优选的,第一膜层31的厚度范围为1500~4000埃。
优选的,图2至图4中,第二膜层32中每一层氧化硅薄膜322的厚度可以为100~300埃,第二膜层中第一层氮化硅薄膜321的厚度可以为100~300埃。本实施例中,第二膜层32的氧化硅薄膜322和氮化硅薄膜321的厚度较薄,二者的交替叠层可以实现较高质密性和较好的纵向的防护性。
优选的,第二膜层32中的各层氧化硅薄膜322和各层氮化硅薄膜321的厚度之和小于1000埃。
此外,氧化物TFT 2通常包括栅电极、栅极绝缘层、有源层、源电极和漏电极,氧化物TFT 2可以为底栅型结构(如附图1中所示的氧化物TFT 2),也可以为顶栅型结构(未示出),当然氧化物TFT 2也可以为其它能够实现的结构,无论氧化物TFT 2为何种结构,其上方的钝化层均可以采用本实用新型实施例提供的钝化层3,以达到防止水、氧和氢基团渗透、确保氧化物TFT的性能并防止氧化物TFT失效的效果,在此不再赘述。
图5所示为现有结构的钝化层的氧化物TFT的正偏压稳定性测试曲线,图6所示为采用本实用新型中钝化层的氧化物TFT(如图2至图4中的氧化物TFT2)的正偏压稳定性测试曲线,在测试条件为在温度为80摄氏度情况下,正偏压Vg为20V时,分别测试应力时间为0s、100s、600s、1200s、3600s情况下氧化物TFT的转移特性曲线,观察氧化物TFT的阈值电压的变化,氧化物TFT的阈值电压记为Vth,氧化物TFT的阈值电压Vth的变化值记为△Vth。由图5所示的现有结构的钝化层的氧气化TFT,由于水、氧、氢基对氧化特TFT的有源层的影响,由于氧化物TFT长时间加载应力,阈值电压Vth会发生较大偏差,即氧化物TFT的△Vth变化较大。由图6所示,采用本实用新型中钝化层的氧化物TFT的△Vth明显变小,稳定性明显提高,有利于提高有源显示器件的性能。
本实用新型实施例有益效果如下:氧化物TFT上方的钝化层的第一膜层由氧化硅薄膜形成,第二膜层为氮化硅薄膜和氧化硅薄膜的交替叠层,且第一膜层的厚度大于第二膜层的厚度,因此第二膜层中的氮化硅薄膜和氧化硅薄膜均为较薄的膜层,第二膜层中的氮化硅薄膜和氧化硅薄膜相互弥补,既降低了氮化硅薄膜的纵向渗透特性带来的不良影响,又降低了氧化硅薄膜质密性低所带来的不良影响,从而使钝化层能够提供较好的防止水、氧和氢基团渗透的性能,氧化物TFT的有源层不会被水、氧和氢基团所影响,确保氧化物TFT的性能并防止氧化物TFT失效。
实施例二
本实用新型实施例提供一种显示面板,包括如上实施例提供的阵列基板。
本实用新型实施例有益效果如下:显示面板的阵列基板设置有氧化物TFT,氧化物TFT上方的钝化层的第一膜层由氧化硅薄膜形成,第二膜层为氮化硅薄膜和氧化硅薄膜的交替叠层,且第一膜层的厚度大于第二膜层的厚度,因此第二膜层中的氮化硅薄膜和氧化硅薄膜均为较薄的膜层,第二膜层中的氮化硅薄膜和氧化硅薄膜相互弥补,既降低了氮化硅薄膜的纵向渗透特性带来的 不良影响,又降低了氧化硅薄膜质密性低所带来的不良影响,从而使钝化层能够提供较好的防止水、氧和氢基团渗透的性能,氧化物TFT的有源层不会被水、氧和氢基团所影响,确保氧化物TFT的性能并防止氧化物TFT失效。
实施例三
本实用新型实施例提供一种显示装置,包括如上实施例提供的显示面板。
本实用新型实施例有益效果如下:显示面板的阵列基板设置有氧化物TFT,氧化物TFT上方的钝化层的第一膜层由氧化硅薄膜形成,第二膜层为氮化硅薄膜和氧化硅薄膜的交替叠层,且第一膜层的厚度大于第二膜层的厚度,因此第二膜层中的氮化硅薄膜和氧化硅薄膜均为较薄的膜层,第二膜层中的氮化硅薄膜和氧化硅薄膜相互弥补,既降低了氮化硅薄膜的纵向渗透特性带来的不良影响,又降低了氧化硅薄膜质密性低所带来的不良影响,从而使钝化层能够提供较好的防止水、氧和氢基团渗透的性能,氧化物TFT的有源层不会被水、氧和氢基团所影响,确保氧化物TFT的性能并防止氧化物TFT失效。
实施例四
参见图7,本实用新型实施例提供一种阵列基板的制备方法,包括:
101、在衬底基板上形成氧化物TFT。
102、在氧化物TFT的上方形成钝化层的第一膜层,在第一膜层之上交替形成氮化硅薄膜和氧化硅薄膜,交替形成的各层氮化硅薄膜和各层氧化硅薄膜的交替叠层作为第二膜层,第二膜层的靠近第一膜层的底层为氮化硅薄膜;其中,第一膜层的厚度大于第二膜层的厚度。
优选的,第二膜层的远离第一膜层顶层为氮化硅薄膜。
优选的,在第一膜层之上交替形成氮化硅薄膜和氧化硅薄膜,包括:
以预定的厚度交叠形成第二膜层中的各层氮化硅薄膜和各层氧化硅薄膜;其中,第二膜层中的各层氮化硅薄膜的厚度相等,第二膜层中的各层氧化硅薄膜的厚度相等,且第二膜层中的氧化硅薄膜的厚度大于或等于第二膜层中的氮化硅薄膜的厚度。
优选的,在第一膜层之上交替形成氮化硅薄膜和氧化硅薄膜,包括:
由第二膜层的底层至顶层,以递减的厚度交叠形成第二膜层中的各层氮化硅薄膜和各层氧化硅薄膜。
优选的,第一膜层的厚度范围为1500~4000埃。
优选的,第二膜层中每一层氧化硅薄膜的厚度为100~300埃,第二膜层中第一层氮化硅薄膜的厚度为100~300埃。
优选的,第二膜层中的各层氧化硅薄膜和各层氮化硅薄膜的厚度之和小于1000埃,即第二膜层的整体厚度小于1000埃。
本实用新型实施例有益效果如下:使阵列基板的氧化物TFT上方的钝化层的第一膜层由氧化硅薄膜形成,第二膜层为氮化硅薄膜和氧化硅薄膜的交替叠层,且第一膜层的厚度大于第二膜层的厚度,因此第二膜层中的氮化硅薄膜和氧化硅薄膜均为较薄的膜层,第二膜层中的氮化硅薄膜和氧化硅薄膜相互弥补,既降低了氮化硅薄膜的纵向渗透特性带来的不良影响,又降低了氧化硅薄膜质密性低所带来的不良影响,从而使钝化层能够提供较好的防止水、氧和氢基团渗透的性能,氧化物TFT的有源层不会被水、氧和氢基团所影响,确保氧化物TFT的性能并防止氧化物TFT失效。
显然,本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。
Claims (9)
1.一种阵列基板,包括衬底基板、形成于衬底基板上的氧化物TFT,所述氧化物TFT的上方设置有钝化层,其特征在于,所述钝化层包括第一膜层,所述第一膜层为氧化硅薄膜;
所述钝化层还包括形成于所述第一膜层之上的第二膜层,所述第二膜层为氮化硅薄膜和氧化硅薄膜的交替叠层,所述第二膜层的靠近所述第一膜层的底层为氮化硅薄膜;
其中,所述第一膜层的厚度大于所述第二膜层的厚度。
2.如权利要求1所述的阵列基板,其特征在于,所述第二膜层的远离所述第一膜层顶层为氮化硅薄膜。
3.如权利要求1所述的阵列基板,其特征在于,所述第二膜层中的各层氮化硅薄膜的厚度相等,所述第二膜层中的各层氧化硅薄膜的厚度相等,且所述第二膜层中的氧化硅薄膜的厚度大于或等于所述第二膜层中的氮化硅薄膜的厚度。
4.如权利要求1所述的阵列基板,其特征在于,所述第二膜层中的氮化硅薄膜和氧化硅薄膜的交替叠层,由底层至顶层,各层薄膜的厚度递减。
5.如权利要求1至4任一项所述的阵列基板,其特征在于,所述第一膜层的厚度范围为1500~4000埃。
6.如权利要求1至4任一项所述的阵列基板,其特征在于,所述第二膜层中每一层氧化硅薄膜的厚度为100~300埃,所述第二膜层中第一层氮化硅薄膜的厚度为100~300埃。
7.如权利要求6所述的阵列基板,其特征在于,所述第二膜层中的各层氧化硅薄膜和各层氮化硅薄膜的厚度之和小于1000埃。
8.一种显示面板,其特征在于,包括如权利要求1至7任一项所述的阵列基板。
9.一种显示装置,其特征在于,包括如权利要求8所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520163056.9U CN204464279U (zh) | 2015-03-20 | 2015-03-20 | 一种阵列基板、显示面板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520163056.9U CN204464279U (zh) | 2015-03-20 | 2015-03-20 | 一种阵列基板、显示面板和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204464279U true CN204464279U (zh) | 2015-07-08 |
Family
ID=53671127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520163056.9U Withdrawn - After Issue CN204464279U (zh) | 2015-03-20 | 2015-03-20 | 一种阵列基板、显示面板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204464279U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104752441A (zh) * | 2015-03-20 | 2015-07-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
-
2015
- 2015-03-20 CN CN201520163056.9U patent/CN204464279U/zh not_active Withdrawn - After Issue
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104752441A (zh) * | 2015-03-20 | 2015-07-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
WO2016150086A1 (zh) * | 2015-03-20 | 2016-09-29 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
US9887292B2 (en) | 2015-03-20 | 2018-02-06 | Boe Technology Group Co., Ltd. | Color film substrate, touch display and method for manufacturing the color film substrate |
CN104752441B (zh) * | 2015-03-20 | 2018-03-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5121254B2 (ja) | 薄膜トランジスタおよび表示装置 | |
CN105514116B (zh) | Tft背板结构及其制作方法 | |
CN105390551B (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
US10991827B2 (en) | Structure of oxide thin film transistor | |
JP5285024B2 (ja) | 薄膜トランジスタ及びこれを備えた有機電界発光表示装置 | |
US20180197931A1 (en) | Oled display panel and oled display apparatus | |
JP2012124463A (ja) | 薄膜トランジスタアレイパネル | |
US20140001464A1 (en) | Oxynitride channel layer, transistor including the same and method of manufacturing the same | |
CN102709326A (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
USRE47505E1 (en) | Thin film transistor structure and method for manufacturing the same | |
US9705008B2 (en) | Manufacturing method and structure of oxide semiconductor TFT substrate | |
CN104752441A (zh) | 一种阵列基板及其制备方法、显示面板和显示装置 | |
CN104916546A (zh) | 阵列基板的制作方法及阵列基板和显示装置 | |
TWI508305B (zh) | 主動元件 | |
CN104167447A (zh) | 一种薄膜晶体管及其制备方法、显示基板和显示设备 | |
CN204464279U (zh) | 一种阵列基板、显示面板和显示装置 | |
CN104157610A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
CN109119427A (zh) | 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板 | |
US10409126B2 (en) | Thin film transistor unaffected by light and display apparatus having the same | |
US9893205B2 (en) | Thin film transistor, array substrate and liquid crystal display panel | |
JP5562384B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
US9793411B2 (en) | Manufacturing method and structure of oxide semiconductor TFT substrate | |
CN104465786B (zh) | 薄膜晶体管及其制造方法、显示基板和显示装置 | |
CN203631564U (zh) | 氧化物薄膜晶体管及显示装置 | |
Hsu et al. | Stability improvement of amorphous InGaZnO TFTs by an asymmetric design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20150708 Effective date of abandoning: 20180316 |
|
AV01 | Patent right actively abandoned |