CN204391098U - 晶圆级封装结构 - Google Patents

晶圆级封装结构 Download PDF

Info

Publication number
CN204391098U
CN204391098U CN201420859753.3U CN201420859753U CN204391098U CN 204391098 U CN204391098 U CN 204391098U CN 201420859753 U CN201420859753 U CN 201420859753U CN 204391098 U CN204391098 U CN 204391098U
Authority
CN
China
Prior art keywords
chip
articulamentum
packaging structure
wafer level
level packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201420859753.3U
Other languages
English (en)
Inventor
丁万春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201420859753.3U priority Critical patent/CN204391098U/zh
Application granted granted Critical
Publication of CN204391098U publication Critical patent/CN204391098U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供一种晶圆级封装结构，包括：功能面彼此相对连接的第一芯片和第二芯片；填充层，填充于所述第一芯片和所述第二芯片之间；所述第一芯片的功能面上还设置的连接层；所述连接层的顶部设置有焊球；其中，所述连接层的顶部高于所述第二芯片的顶部。相比于现有技术，本实用新型的有益效果至少包括：将第一芯片和第二芯片面对面设置，再在第一芯片上形成连接层，由此组成的封装结构在后续倒装工艺中，利用了第一芯片上的连接层与第二芯片形成的高度差，就可以将封装结构倒装，而不破坏封装结构，即倒装时不会损坏第二芯片，降低了加工过程中的风险。

Description

晶圆级封装结构
技术领域
本实用新型涉及半导体结构，尤其涉及一种晶圆级封装结构。
背景技术
随着芯片功能越来越多，对于封装的要求也越来越高，倒装、叠层已经成为趋势。在倒装、叠层的同时，还要求封装厚度尽量薄，这样就一定程度上要求芯片封装时尽量薄，从而造成加工过程的风险。
实用新型内容
在下文中给出关于本实用新型的简要概述，以便提供关于本实用新型的某些方面的基本理解。应当理解，这个概述并不是关于本实用新型的穷举性概述。它并不是意图确定本实用新型的关键或重要部分，也不是意图限定本实用新型的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本实用新型提供一种晶圆级封装结构，包括：功能面彼此相对连接的第一芯片和第二芯片；填充层，填充于所述第一芯片和所述第二芯片之间；所述第一芯片的功能面上还设置的连接层；所述连接层的顶部设置有焊球；其中，所述连接层的顶部高于所述第二芯片的顶部。
相比于现有技术，本实用新型的有益效果至少包括：将第一芯片和第二芯片面对面设置，再在第一芯片上形成连接层，由此组成的封装结构在后续倒装工艺中，利用了第一芯片上的连接层与第二芯片形成的高度差，就可以将封装结构倒装，而不破坏封装结构，即倒装时不会损坏第二芯片，降低了加工过程中的风险。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型晶圆级封装结构的示意图。
附图标记：
1-第一芯片；2-第二芯片；11-凸点下金属层；21-功能凸点；3-连接层；4-焊球；5-填充层。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。在本实用新型的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本实用新型无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本实用新型中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型以下各实施例中，实施例的序号和/或先后顺序仅仅便于描述，不代表实施例的优劣。对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
本实用新型公开一种晶圆级封装结构，包括第一芯片1和第二芯片2，该第一芯片1和第二芯片2的功能面彼此相对连接，在第一芯片1和第二芯片2之间还设置有填充层5。为了方便描述，由第一芯片1和第二芯片2功能面彼此相对连接这种形式组成的结构，称之为封装结构。在该封装结构上还设置有连接层3，具体的：在第一芯片1的功能面上设置连接层3，当然该连接层3应是封装结构的功能输出端子。在连接层3的顶部还设置焊球4。在整体封装结构中，连接层3的顶部高于第二芯片2的顶部，或者说连接层3高于第二芯片2的高度。
上述的连接层3设置有多个，多个连接层3围绕着第二芯片2设置。
上述第一芯片1的功能面上还形成有凸点下金属层11，第二芯片2的功能面上形成有功能凸点21，而第一芯片1和第二芯片2就通过凸点下金属层11和功能凸点21连接。以第一芯片1对应与第二芯片2连接的部分称之为连接部，上述凸点下金属层11就形成在连接部上，以方便连接。
在一种可选的实施方式中，以第一芯片1的上表面为基准面，焊球顶部距离基准面的高度为80-120微米，而第二芯片2顶部距离基准面的高度小于60微米，通过此高度差，在封装结构后续的倒装中，可以直接通过连接层上的焊球连接，而第二芯片2不会造成阻挡，避免了对第二芯片2造成损坏。
在一种可选的实施方式中，连接层3的层状结构，从上到下依次为镍层、镍铜合金层、和铜层。这种层状结构能够提高其可靠度。
在一种可选的实施方式中，填充层5为树脂层。所述焊球4为锡球。
上述连接层3，可以电镀形成，其间距较小，适合高密度的IO需求。另外，此晶圆级封装结构是以晶圆为基础进行的，对位的精度和生产的效率也会得到提高。
最后应说明的是：虽然以上已经详细说明了本实用新型及其优点，但是应当理解在不超出由所附的权利要求所限定的本实用新型的精神和范围的情况下可以进行各种改变、替代和变换。而且，本实用新型的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本实用新型的公开内容将容易理解，根据本实用新型可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (7)

1.一种晶圆级封装结构，其特征在于，包括：
功能面彼此相对连接的第一芯片和第二芯片；
填充层，填充于所述第一芯片和所述第二芯片之间；
所述第一芯片的功能面上还设置的连接层；
所述连接层的顶部设置有焊球；其中，
所述焊球的顶部高于所述第二芯片的顶部。
2.根据权利要求1所述的晶圆级封装结构，其特征在于，
所述连接层设置有多个，多个所述连接层围绕所述第二芯片设置。
3.根据权利要求1所述的晶圆级封装结构，其特征在于，
所述第一芯片的功能面上形成有凸点下金属层；
所述第二芯片的功能面上形成有功能凸点；
所述第一芯片的凸点下金属层和所述第二芯片的功能凸点彼此连接。
4.根据权利要求1所述的晶圆级封装结构，其特征在于，
以所述第一芯片的上表面为基准面，所述焊球顶部与所述基准面之间的高度为80-120微米；
所述第二芯片的顶部与所述基准面之间高度小于60微米。
5.根据权利要求1所述的晶圆级封装结构，其特征在于，
所述连接层为层状结构，从上到下依次为镍层、镍铜合金层和铜层。
6.根据权利要求1-5任一项所述的晶圆级封装结构，其特征在于，
所述填充层为树脂层。
7.根据权利要求1-5任一项所述的晶圆级封装结构，其特征在于，
所述焊球为锡球。
CN201420859753.3U 2014-12-30 2014-12-30 晶圆级封装结构 Active CN204391098U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420859753.3U CN204391098U (zh) 2014-12-30 2014-12-30 晶圆级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420859753.3U CN204391098U (zh) 2014-12-30 2014-12-30 晶圆级封装结构

Publications (1)

Publication Number Publication Date
CN204391098U true CN204391098U (zh) 2015-06-10

Family

ID=53363795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420859753.3U Active CN204391098U (zh) 2014-12-30 2014-12-30 晶圆级封装结构

Country Status (1)

Country Link
CN (1) CN204391098U (zh)

Similar Documents

Publication Publication Date Title
CN103456645A (zh) 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法
CN103400830B (zh) 多层芯片堆叠结构及其实现方法
CN103606538A (zh) 半导体叠层封装方法
CN103762185B (zh) 半导体叠层封装方法
CN103515251B (zh) 通过镀层接合封装元件
CN104078435A (zh) Pop封装结构
CN104576407B (zh) 一种引线框架管脚端面镀锡的封装方法及封装结构
CN204391098U (zh) 晶圆级封装结构
CN204391099U (zh) 晶圆级封装结构
CN204391088U (zh) 散热式全包封半导体芯片
CN104681499A (zh) 封装堆栈结构及其制法
CN104103595A (zh) Pop封装方法
CN107546189B (zh) 封装堆迭结构
CN204130524U (zh) 一种新型单相整流桥
CN204391100U (zh) 晶圆级封装结构
CN104538380A (zh) 小间距PoP封装单体
CN104332465B (zh) 一种3d封装结构及其工艺方法
CN104616998A (zh) 晶圆级封装的制造方法
CN206460490U (zh) 全铝智能卡模块
CN103337504A (zh) 影像传感器封装方法
CN203596345U (zh) 半导体叠层封装结构
CN205231050U (zh) 一种引线框管脚铜桥式封装结构
CN104538378A (zh) 一种圆片级封装结构及其工艺方法
CN202695420U (zh) 半导体封装结构
CN104465586B (zh) 一种圆片级封装结构及其工艺方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong