CN204391086U - 全包封半导体芯片 - Google Patents

全包封半导体芯片 Download PDF

Info

Publication number
CN204391086U
CN204391086U CN201420785526.0U CN201420785526U CN204391086U CN 204391086 U CN204391086 U CN 204391086U CN 201420785526 U CN201420785526 U CN 201420785526U CN 204391086 U CN204391086 U CN 204391086U
Authority
CN
China
Prior art keywords
layer
semiconductor chip
protective layer
chip architecture
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201420785526.0U
Other languages
English (en)
Inventor
施建根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201420785526.0U priority Critical patent/CN204391086U/zh
Application granted granted Critical
Publication of CN204391086U publication Critical patent/CN204391086U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型涉及一种全包封半导体芯片,包括:晶片结构,所述晶片结构底部开设有朝向所述晶片顶部延伸的背面盲孔;保护层,形成于所述晶片结构外和所述盲孔内,并露出所述晶片结构上植球部的上表面。本实用新型至少具备如下有益效果:不需要形成第三钝化层,避免第三钝化层底部与晶圆之间分层,保护层包裹在晶片结构外不易分层变形,保护层还伸入到盲孔内,使保护层结构更加牢靠。

Description

全包封半导体芯片
技术领域
本实用新型涉及半导体封装技术领域,尤其涉及一种全包封半导体芯片。
背景技术
半导体器件在成本降低和前道晶圆制造工艺的提升的共同促进下,实现了同样功能的半导体器件的单体芯片尺寸越来越小的目标,可以在半导体晶圆上形成可以直接应用在印刷电路板上安装的焊球。由于半导体晶圆制造工艺局限性或者设计者出于同一款集成电路多种用途的考虑,在半导体晶圆级封装时需要对传输电信号的输入输入端子重新定义位置设置焊球。
参见图1,是有技术中重新定义焊球位置的方式芯片,包括晶片101’主动面形成电路后表面有电极102’和第一钝化层103’,在第一钝化层上形成第二钝化层110’,第二钝化层在电极102’附近形成开口;在第二造钝化层110’上形成再布线金属层210’;再形成第三造钝化层310’,第三钝化层在再布线210’上形成开口;在第三钝化层开口上形成凸点下金属层410’;通过植球回流的方法形成球形凸点510’;在半导体晶圆101’的背面贴一层背胶膜610’并固化;切割后形成全包封晶圆级封装的单体100’。
这种方式容易形成第三钝化层310’底部与再布线金属层210’顶部之间的分层,这种产品容易造成后续的电性能失效,并且晶圆底面结构不易散热,容易使晶圆损坏。
实用新型内容
在下文中给出关于本实用新型的简要概述,以便提供关于本实用新型的某些方面的基本理解。应当理解,这个概述并不是关于本实用新型的穷举性概述。它并不是意图确定本实用新型的关键或重要部分,也不是意图限定本实用新型的范围。其目的仅仅是以简化的形式给出某些概 念,以此作为稍后论述的更详细描述的前序。
本实用新型要解决的至少一个技术问题是:如何避免保护层与晶片结构分层,使保护结构更牢固。
为了解决上述问题,本实用新型提供一种全包封半导体芯片,包括:晶片结构,所述晶片结构底部开设有朝向所述晶片顶部延伸的背面盲孔;保护层,形成于所述晶片结构外和所述盲孔内,并露出所述晶片结构上植球部的上表面。
本实用新型至少具备如下有益效果:不需要形成第三钝化层,避免第三钝化层底部与晶圆之间分层,保护层包裹在晶片结构外不易分层变形,保护层还伸入到盲孔内,使保护层结构更加牢靠。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术芯片结构的示意图;
图2为本实用新型一种芯片结构的示意图;
图3为本实用新型另一种芯片结构的示意图。
附图标记: 
103-第一钝化层;110-第二钝化层;210-布线金属层;101-晶片;102-电极;104a-残余的连接梗;410-铜柱;320a-上保护层;320b-下保护层;320c-侧面保护层;320d-内保护层;510-焊球。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施 例,而不是全部的实施例。在本实用新型的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意,为了清楚的目的,附图和说明中省略了与本实用新型无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本实用新型中的实施例,本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型以下各实施例中,实施例的序号和/或先后顺序仅仅便于描述,不代表实施例的优劣。对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
本实用新型涉及一种全包封半导体芯片,参见图2和图3,包括:晶片结构,以及形成在晶片结构外周的保护层,晶片结构底部开设有朝向晶片顶部延伸的背面盲孔,保护层还形成在该盲孔内,并露出所述晶片结构上植球部的上表面。即,晶片结构上植球部的上表面从保护层中露出。
需要理解,此处是以一个单独的芯片为例说明的,而实际在制造中,可能是一个晶圆上包括多个晶片结构,各晶片结构之间通过连接梗连接,因此图中会有残余的连接梗104a,其是制造过程中留下的,是制造过程中的问题,具体的说明不再赘述。需要注意,该连接梗并没有实际上的功能,只是制造时可能会留下的部分,但并非一定会有。
下面说明晶片结构,晶片结构包括:晶片101、钝化层、布线金属层210和植球部;晶片上具有电极102,钝化层形成于晶片之上,并具有开口部,供电极露出;布线金属层,形成于钝化层上,通过开口部与电极连通;植球部,形成于布线金属层上;钝化层和布线金属层被保护层包裹。而植球部至少上表面从保护层中露出,在该露出的上表面植焊球510。
可选的,保护层为树脂层。保护层按照不同的位置可以分为四种,参见图3,完全的示出了这四种分布,分别是形成在晶片结构上方的上保护层320a,形成在晶片结构下方的下保护层320b,形成在晶片结构两侧的侧面保护层320c,还有形成在盲孔内的内保护层320d。这些不同位置的保护层可以为为一体结构。而具体如何形成一体结构的是制造方法的问题,例如可以用传递模塑等方法,不再赘述。这种情况下,尤 其是内保护层的作用,使整个保护层更坚固,不易与晶片结构发生分层,翘曲等问题。
在一种可选的实施方式中,钝化层具有两层,从下至上依次为第一钝化层103和第二钝化层110。
参见图2,上述的植球部可以为凸点下金属层210,凸点下金属层分为三层,从上到下依次为铜层、钛铜层和钛层。在铜层上还可以设置一层镀金层,防止焊球与铜层侵蚀。或者如图3所示,植球部为凸点下金属层。可以理解,这里仅例举植球部的两种形式,其他形式或其他结构也可以用于本实用新型。
最后应说明的是:虽然以上已经详细说明了本实用新型及其优点,但是应当理解在不超出由所附的权利要求所限定的本实用新型的精神和范围的情况下可以进行各种改变、替代和变换。而且,本实用新型的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本实用新型的公开内容将容易理解,根据本实用新型可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此,所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (8)

1.一种全包封半导体芯片,其特征在于,包括:
晶片结构,所述晶片结构底部开设有朝向所述晶片顶部延伸的背面盲孔;
保护层,形成于所述晶片结构外和所述盲孔内,并露出所述晶片结构上植球部的上表面。
2.根据权利要求1所述的全包封半导体芯片,其特征在于,
所述晶片结构包括:
晶片,所述晶片上形成有电极;
钝化层,形成于所述晶片之上,并具有开口部,供所述电极露出;
布线金属层,形成于所述钝化层上,通过所述开口部与所述电极连通;
所述植球部,形成于所述布线金属层上;
所述钝化层和所述布线金属层被所述保护层包裹。
3.根据权利要求2所述的全包封半导体芯片,其特征在于,
所述钝化层具有两层,从下至上依次为第一钝化层和第二钝化层。
4.根据权利要求2所述的全包封半导体芯片,其特征在于,
所述保护层为树脂层。
5.根据权利要求2所述的全包封半导体芯片,其特征在于,
在所述植球部从所述保护层露出的上表面植焊球。
6.根据权利要求1-5任一项所述的全包封半导体芯片,其特征在于,
所述植球部为凸点下金属层。
7.根据权利要求1-5任一项所述的全包封半导体芯片,其特征在于,
所述植球部为铜柱。
8.根据权利要求6所述的全包封半导体芯片,其特征在于,
所述凸点下金属层分为三层,从上到下依次为铜层、钛铜层和钛层。
CN201420785526.0U 2014-12-11 2014-12-11 全包封半导体芯片 Active CN204391086U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420785526.0U CN204391086U (zh) 2014-12-11 2014-12-11 全包封半导体芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420785526.0U CN204391086U (zh) 2014-12-11 2014-12-11 全包封半导体芯片

Publications (1)

Publication Number Publication Date
CN204391086U true CN204391086U (zh) 2015-06-10

Family

ID=53363783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420785526.0U Active CN204391086U (zh) 2014-12-11 2014-12-11 全包封半导体芯片

Country Status (1)

Country Link
CN (1) CN204391086U (zh)

Similar Documents

Publication Publication Date Title
CN204391088U (zh) 散热式全包封半导体芯片
CN102420198A (zh) 半导体器件以及半导体器件的制造方法
DE102013105084B4 (de) Bump-on-trace-verbindungsstruktur für flip-chip-gehäuse
CN102386105B (zh) 四边扁平无接脚封装方法及其制成的结构
WO2007086937A3 (en) Land grid array semiconductor device packages, assemblies including same, and methods of fabrication
CN204391086U (zh) 全包封半导体芯片
US10607960B2 (en) Substrate structure with selective surface finishes for flip chip assembly
CN109559996A (zh) 一种3D高密度互联的PoP塑封器件制备方法
CN104681452A (zh) 晶圆级封装的制造方法
CN201681828U (zh) 晶圆凸块结构
CN204216021U (zh) 晶圆级芯片封装结构
CN201829490U (zh) 芯片区打孔集成电路引线框架
CN104332465B (zh) 一种3d封装结构及其工艺方法
US9935066B2 (en) Semiconductor package having a substrate structure with selective surface finishes
CN104485287B (zh) 包含溢流槽的新型qfn框架的制备方法
CN204391087U (zh) 半导体再布线封装结构
CN204391100U (zh) 晶圆级封装结构
CN206834155U (zh) 一种指纹识别芯片的封装结构
CN201758121U (zh) 低凸点芯片尺寸封装结构
CN104616998A (zh) 晶圆级封装的制造方法
CN204216037U (zh) 硅通孔金属柱背面互联结构
CN204375734U (zh) 利用框架封装重布线的打线封装结构
CN104617001A (zh) 半导体再布线封装工艺
CN204167289U (zh) 倒装芯片封装结构
CN202423270U (zh) 集成电路引线框架

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong