CN204361081U - 三维集成传感芯片封装结构 - Google Patents

Abstract

本实用新型公开了一种三维集成传感芯片封装结构，该封装结构包括传感芯片和基板，传感芯片第一表面上具有若干第一焊垫及感应区，第二表面刻有第一、第二、第三凹槽，第一、第二、第三凹槽内铺设有绝缘层和金属布线层，传感芯片和基板通过焊球与基板上的第二焊垫进行倒装焊连接在一起，在传感芯片的外部包含有塑封层。本实用新型封装结构能够降低封装厚度，满足传感芯片小型化发展的要求；且该封装结构中特有的凹槽结构和整体塑封，能够更好的结合其他功能芯片，增强芯片的使用功能和可靠性。

Description

三维集成传感芯片封装结构

技术领域

本实用新型涉及晶圆级芯片尺寸封装结构与工艺，具体是涉及一种三维集成传感芯片封装结构。

背景技术

传感芯片或感应芯片，如指纹识别传感芯片、触摸传感芯片等因其简便、实用性，应用领域不断拓展。功能逐渐强大的智能终端设备，也开始搭载越来越多的传感芯片，然而，现在的设备对于封装器件短小轻薄有较高的要求，搭载的此类传感芯片的封装体积也必将追求最小化。

但是，传统的晶圆级传感芯片尺寸封装通常采用线焊工艺将传感芯片与基板相连，具体结构为：传感芯片具有第一表面和与第一表面相对的第二表面；传感芯片的第一表面上具有感应区及若干个第一焊垫，第一焊垫与感应区之间通过金属线路电连接；基板上具有与传感芯片对应的第二焊垫，传感芯片与基板相连时，传感芯片第一表面的第一焊垫与基板上对应的第二焊垫通过焊线电连接。这种形式的传感芯片封装结构，传感芯片和基板的打线很容易受到挤压而断裂，且打线上方不可再放置其他介质层，影响了产品的封装良率，也降低了产品的可靠性。由于焊线工艺的限制，此工艺完成的传感芯片封装厚度较大，无法满足封装体积追求最小化的要求。此外，该封装结构不利于结合其他功能芯片，传感芯片使用功能单一。

发明内容

为了解决上述技术问题，本实用新型提出一种三维集成传感芯片封装结构，该封装结构能够降低封装厚度，满足传感芯片小型化发展的要求；且该封装结构中特有的凹槽结构和整体塑封，能够更好的结合其他功能芯片，增强芯片的使用功能和可靠性。

本实用新型的技术方案是这样实现的：

一种三维集成传感芯片封装结构，包括具有相对的第一表面和第二表面的传感芯片，所述第一表面具有感应区和位于所述感应区周边的若干个第一焊垫，若干个所述第一焊垫电连接所述感应区；所述第一表面上形成有暴露所述感应区的第一塑封层；所述第二表面与每个所述第一焊垫相对的位置形成有第一凹槽，所述第二表面与所述感应区相对的位置形成有第二凹槽，所述第二凹槽的底部形成有第三凹槽，且所述第三凹槽的开口小于所述第二凹槽的底部面积，所述第二表面、所述第二凹槽的内壁、所述第三凹槽的内壁和所述第一凹槽的内壁上形成有绝缘层，并使每个所述第一凹槽对应的第一焊垫暴露出来，所述第一凹槽内的所述绝缘层上及暴露出的所述第一焊垫的位置形成有金属布线层，并使所述第三凹槽内的绝缘层暴露出来；所述第三凹槽内设有功能芯片，所述功能芯片电连接于所述第二凹槽内壁上的金属布线层；所述金属布线层外形成有保护层。

作为本实用新型的进一步改进，所述第一塑封层遮盖住所述感应区，遮盖住所述感应区的第一塑封层具有设定厚度。

作为本实用新型的进一步改进，暴露的所述感应区上设有保护盖。

作为本实用新型的进一步改进，所述功能芯片通过线焊的方式与所述第二凹槽内壁上的金属布线层电连接。

作为本实用新型的进一步改进，所述保护层为第二塑封层或绝缘防护层，所述保护层为第二塑封层时，所述功能芯片及其与所述第二凹槽内壁上的金属布线层之间的打线埋入所述第二塑封层内。

作为本实用新型的进一步改进，另设有基板，所述第二表面上的金属布线层电连接所述基板。

作为本实用新型的进一步改进，所述基板上具有若干个第二焊垫，所述第二表面上的金属布线层上形成有对应所述第二焊垫的焊球，所述传感芯片与所述基板通过焊球与第二焊垫倒装焊连接。

作为本实用新型的进一步改进，所述保护层为绝缘防护层时，它与所述基板之间填充有底部填充胶。

作为本实用新型的进一步改进，所述金属布线层的材料为铜或铝或镍或金或合金。

作为本实用新型的进一步改进，所述第一凹槽、所述第二凹槽和所述第三凹槽均为底部小于开口的凹槽。

本实用新型的有益效果是：本实用新型提供一种三维集成传感芯片封装结构，通过在传感芯片的第二表面上形成与第一表面的第一焊垫的相对的第一凹槽，并在第一凹槽内形成金属布线层，能够将传感芯片第一表面的第一焊垫的电性引到传感芯片的第二表面，这样，在与基板上的第二焊垫进行连接时，可以通过焊球与焊垫的倒装焊工艺，代替打线的线焊工艺，因此，能够达到缩小传感芯片的封装体积，满足传感芯片小型化发展的要求的目的。且通过在传感芯片的第二表面上形成与传感芯片的感应区相对的第二凹槽和第三凹槽，并将金属布线层引至第二凹槽的底部，能够实现在第三凹槽内设置其他的功能芯片，并实现功能芯片与金属布线层的电连接，达到更好的结合其他功能芯片，增强传感芯片的使用功能和可靠性的同时，可降低封装厚度目的。此外，该封装结构对传感芯片整体外围进行塑封或设置保护层(含底部填充胶)，进一步增加了芯片的可靠性。该封装方法利用晶圆级芯片尺寸封装(WLP)技术，先进行整体封装，再将晶圆切割成单颗芯片，降低了整体成本。

附图说明

图1为本实用新型实施例1步骤a后的晶圆结构示意图；

图2为本实用新型实施例1在步骤a后形成保护盖的晶圆结构示意图；

图3为本实用新型实施例1步骤b后的晶圆结构示意图；

图4为本实用新型实施例1步骤c后的晶圆结构示意图；

图5为本实用新型实施例1步骤d后的晶圆结构示意图；

图6为本实用新型实施例1步骤e后的晶圆结构示意图；

图7为本实用新型实施例1步骤f后的晶圆结构示意图；

图8为本实用新型实施例1步骤g后的晶圆结构示意图；

图9为本实用新型实施例1步骤h后的晶圆结构示意图；

图10为本实用新型实施例1步骤i后的晶圆结构示意图；

图11为本实用新型实施例1步骤j后的晶圆分割成单个传感芯片封装结构的示意图；

图12为本实用新型实施例1中基板结构示意图；

图13为本实用新型实施例1三维集成传感芯片封装结构示意图；

图14为本实用新型实施例2三维集成传感芯片封装结构示意图。

结合附图，作以下说明：

1——传感芯片      101——第一表面

102——第二表面    103——感应区

104——第一焊垫    2——第一塑封层

3——第一凹槽      4——第二凹槽

5——第三凹槽      6——绝缘层

7——金属布线层    8——功能芯片

9——绝缘防护层    10——保护盖

11——第二塑封层   12——基板

1201——第二焊垫   1202——对外连接点

13——焊球         14——底部填充胶

具体实施方式

实施例1

如图13所示，一种三维集成传感芯片封装结构，包括具有相对的第一表面101和第二表面102的传感芯片1，所述第一表面101具有感应区103和位于所述感应区103周边的若干个第一焊垫104，若干个所述第一焊垫104电连接所述感应区103，感应区用来接收用户指纹信息，第一焊垫用于将感应区的电路导出；所述第一表面上形成有暴露所述感应区的第一塑封层2；所述第二表面与每个所述第一焊垫相对的位置形成有第一凹槽3，所述第二表面与所述感应区相对的位置形成有第二凹槽4，所述第二凹槽的底部形成有第三凹槽5，且所述第三凹槽的开口小于所述第二凹槽的底部面积，所述第二表面、所述第二凹槽的内壁、所述第三凹槽的内壁和所述第一凹槽的内壁上形成有绝缘层6，并使每个所述第一凹槽对应的第一焊垫暴露出来，所述第一凹槽内的所述绝缘层上及暴露出的所述第一焊垫的位置形成有金属布线层7，并使所述第三凹槽内的绝缘层暴露出来；所述第三凹槽内设有功能芯片8，所述功能芯片电连接于所述第二凹槽内壁上的金属布线层；所述金属布线层外形成有保护层，且所述保护层为第二塑封层11，所述功能芯片及其与所述第二凹槽内壁上的金属布线层之间的打线埋入所述第二塑封层内。

上述结构中，通过在传感芯片的第二表面上形成与第一表面的第一焊垫的相对的第一凹槽，并在第一凹槽内形成金属布线层，能够将传感芯片第一表面的第一焊垫的电性引到传感芯片的第二表面，这样，在与基板上的第二焊垫进行连接时，可以通过焊球与焊垫的倒装焊工艺，代替打线的线焊工艺，因此，能够达到缩小传感芯片的封装体积，满足传感芯片小型化发展的要求的目的。且通过在传感芯片的第二表面上形成与传感芯片的感应区相对的第二凹槽和第三凹槽，并将金属布线层引至第二凹槽的底部，能够实现在第三凹槽内设置其他的功能芯片，并实现功能芯片与金属布线层的电连接，达到更好的结合其他功能芯片，增强传感芯片的使用功能和可靠性的同时，可降低封装厚度目的。此外，通过在传感芯片的第一表面与第二表面用一种塑封材料进行塑封，形成第一塑封层和第二塑封层，可用于防止外界对芯片的损伤，提高传感芯片的可靠性。

为了保护传感芯片的感应区不受损伤，可以选择在感应区上用一层保护盖覆盖或直接用一层第一塑封层覆盖，当然也可以选择没有保护盖；优选的，所述第一塑封层遮盖住所述感应区，遮盖住所述感应区的第一塑封层具有设定厚度。更优选的，暴露的所述感应区上设有保护盖10，该保护盖的材质可以为玻璃、膜及玻璃陶瓷等保护材料，保护盖的厚度在1微米-400微米之间。

优选的，所述功能芯片通过线焊的方式与所述第二凹槽内壁上的金属布线层电连接。

优选的，另设有基板12，所述第二表面上的金属布线层电连接所述基板。

优选的，所述基板上具有若干个第二焊垫1201，所述第二表面上的金属布线层上形成有对应所述第二焊垫的焊球13，即在与第二表面上的平面位置处，设置有所述焊球，用于与基板相连。所述传感芯片与所述基板通过焊球与第二焊垫倒装焊连接；而且基板的端部连接有对外连接点1202，用来与外部器件相连，具体实施时，第二焊垫和对外连接点分别与基板上的布线电路电连接。这样，传感芯片与基板通过第二表面上的焊球与基板上的第二焊垫通过倒装焊工艺进行耦合，可以代替打线的线焊工艺，因此，能够达到缩小传感芯片的封装体积，满足传感芯片小型化发展的要求的目的。

优选的，所述金属布线层的材料为铜或铝或镍或金或钛或其任意组合的合金。

优选的，所述第一凹槽、所述第二凹槽和所述第三凹槽均为底部小于开口的凹槽。

作为一种优选实施例，本实施例1三维集成传感芯片封装结构的封装方法，包括如下步骤：

a、参见图1，准备一具有若干个传感芯片单元的晶圆，每个所述传感芯片单元具有第一表面101和与第一表面相对的第二表面102；所述传感芯片单元的第一表面上具有感应区103和位于所述感应区周边的若干第一焊垫104，若干个所述第一焊垫电连接所述感应区；

b、参见图3，在所述晶圆的所述第一表面形成一层暴露每个所述感应区的第一塑封层2；

c、参见图4，对所述晶圆的所述第二表面进行减薄；

d、参见图5，在所述晶圆的第二表面上与每个传感芯片单元的第一焊垫相对的位置刻出第一凹槽3，在所述晶圆的第二表面与每个传感芯片单元的感应区相对的位置刻出第二凹槽4，并在每个第二凹槽的底部刻出第三凹槽5，并使所述第三凹槽的开口小于所述第二凹槽的底部面积；

e、参见图6，在步骤d形成的所述晶圆的第二表面、每个所述第二凹槽的内壁、每个所述第三凹槽的内壁和每个所述第一凹槽的内壁上覆盖一层绝缘层6，并使每个所述第一凹槽对应的第一焊垫暴露出来；

f、参见图7，在步骤e形成的所述绝缘层上及暴露出的所述第一焊垫的位置铺设一层金属布线层7，并暴露出所述第三凹槽内的绝缘层；

g、参见图8，在步骤f暴露出的每个第三凹槽内的绝缘层上固定至少一功能芯片8，并使所述功能芯片电连接于所述第二凹槽底部上的金属布线层；

h、参见图9，在步骤f形成的金属布线层外形成一层保护层，并在每个传感芯片的第二表面上的保护层上留有若干开口。

i、参见图10，在步骤h形成的每个开口处植焊球13；

j、参见图11，对晶圆进行切割，形成单个的传感芯片封装结构。

优选的，参见图9、图10、图11步骤h形成的保护层为在金属布线层外形成的一层第二塑封层11，且所述功能芯片埋设于所述第二塑封层内。

优选的，在步骤b中，所述第一塑封层遮盖住所述感应区，遮盖住所述感应区的第一塑封层具有设定厚度。

优选的，参见图2，在步骤a之后和步骤b之前还包括在暴露的所述感应区上形成保护盖的步骤。该保护盖的材质可以为玻璃、膜及玻璃陶瓷等保护材料，保护盖的厚度在1微米-400微米之间。

优选的，参见图12和图13，在步骤j后，还包括单个传感芯片封装结构与基板连接的步骤k。步骤k如下：另设有基板12，所述基板上具有若干个第二焊垫1201，所述第二表面上的金属布线层上形成有对应所述第二焊垫的焊球13，所述传感芯片与所述基板通过焊球与第二焊垫倒装焊连接。

实施例2

本实施例2包含实施例中所有技术特征，如图14所示，其区别在于，该封装结构中保护层为绝缘防护层，可选的，绝缘防护层的材料为光刻胶，可防止金属布线层被氧化。即在实施例1中第二塑封层用一层绝缘防护层进行替代。优选的，传感芯片与基板之间填充一层底部填充胶14，该底部填充胶的作用是为了增加两者之间的结合力。

本实施例2三维集成传感芯片封装结构的封装方法，包括如下步骤：

a、参见图1，准备一具有若干个传感芯片单元的晶圆，每个所述传感芯片单元具有第一表面101和与第一表面相对的第二表面102；所述传感芯片单元的第一表面上具有感应区103和位于所述感应区周边的若干第一焊垫104，若干个所述第一焊垫与所述感应区通过布线电路电连接；

b、参见图3，在所述晶圆的所述第一表面形成一层暴露每个所述感应区的第一塑封层2；

c、参见图4，对所述晶圆的所述第二表面进行减薄；

d、参见图5，在所述晶圆的第二表面上与每个传感芯片单元的第一焊垫相对的位置刻出第一凹槽3，在所述晶圆的第二表面与每个传感芯片单元的感应区相对的位置刻出第二凹槽4，并在每个第二凹槽的底部刻出第三凹槽5，并使所述第三凹槽的开口小于所述第二凹槽的底部面积；

e、参见图6，在步骤d形成的所述晶圆的第二表面、每个所述第二凹槽的内壁、每个所述第三凹槽的内壁和每个所述第一凹槽的内壁上覆盖一层绝缘层6，并使每个所述第一凹槽对应的第一焊垫暴露出来；

f、参见图7，在步骤e形成的所述绝缘层上及暴露出的所述第一焊垫的位置铺设一层金属布线层7，并暴露出所述第三凹槽内的绝缘层；

g、在步骤f暴露出的每个第三凹槽内的绝缘层上固定至少一功能芯片8，并使所述功能芯片电连接于所述第二凹槽底部上的金属布线层；

h、在步骤g形成的金属布线层外铺设一层绝缘防护层，所述绝缘防护层的材料为光刻胶，并暴露出每个所述第三凹槽内的绝缘层；

i、在步骤h形成的每个传感芯片的第二表面上的绝缘防护层上形成若干开口，并在每个开口处植焊球13；

j、对晶圆进行切割，形成单个的传感芯片封装结构。

优选的，在步骤b中，所述第一塑封层遮盖住所述感应区，遮盖住所述感应区的第一塑封层具有设定厚度。

优选的，参见图2，在步骤a之后和步骤b之前还包括在暴露的所述感应区上形成保护盖的步骤。该保护盖的材质可以为玻璃、膜及玻璃陶瓷等保护材料，保护盖的厚度在1微米-400微米之间。

优选的，参见图12和图14，在步骤j后，还包括单个的传感芯片封装结构与基板连接步骤k。步骤k如下：另设有基板12，所述基板上具有若干个第二焊垫1201，所述第二表面上的金属布线层上形成有对应所述第二焊垫的焊球13，所述传感芯片与所述基板通过焊球与第二焊垫倒装焊连接。

优选的，参见图14，在步骤k后，还包括在传感芯片与基板之间填充底部填充胶的步骤。

本实用新型提出一种三维集成传感芯片封装结构，该封装结构能够降低封装厚度，满足传感芯片小型化发展的要求；且该封装结构中特有的凹槽结构和整体塑封，能够更好的结合其他功能芯片，增强芯片的使用功能和可靠性；该封装方法利用晶圆级芯片尺寸封装技术，先进行整体封装，再将晶圆切割成单颗芯片，降低了生产成本。

以上实施例是参照附图，对本实用新型的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本实用新型的实质的情况下，都落在本实用新型的保护范围之内。

Claims (10)

1.一种三维集成传感芯片封装结构，其特征在于：包括具有相对的第一表面(101)和第二表面(102)的传感芯片(1)，所述第一表面具有感应区(103)和位于所述感应区周边的若干个第一焊垫(104)，若干个所述第一焊垫电连接所述感应区；所述第一表面上形成有暴露所述感应区的第一塑封层(2)；所述第二表面与每个所述第一焊垫相对的位置形成有第一凹槽(3)，所述第二表面与所述感应区相对的位置形成有第二凹槽(4)，所述第二凹槽的底部形成有第三凹槽(5)，且所述第三凹槽的开口小于所述第二凹槽的底部面积，所述第二表面、所述第二凹槽的内壁、所述第三凹槽的内壁和所述第一凹槽的内壁上形成有绝缘层(6)，并使每个所述第一凹槽对应的第一焊垫暴露出来，所述第一凹槽内的所述绝缘层上及暴露出的所述第一焊垫的位置形成有金属布线层(7)，并使所述第三凹槽内的绝缘层暴露出来；所述第三凹槽内设有功能芯片(8)，所述功能芯片电连接于所述第二凹槽内壁上的金属布线层；所述金属布线层外形成有保护层。

2.根据权利要求1所述的三维集成传感芯片封装结构，其特征在于：所述第一塑封层遮盖住所述感应区，遮盖住所述感应区的第一塑封层具有设定厚度。

3.根据权利要求1所述的三维集成传感芯片封装结构，其特征在于：暴露的所述感应区上设有保护盖(10)。

4.根据权利要求1所述的三维集成传感芯片封装结构，其特征在于：所述功能芯片通过线焊的方式与所述第二凹槽内壁上的金属布线层电连接。

5.根据权利要求4所述的三维集成传感芯片封装结构，其特征在于：所述保护层为第二塑封层(11)或绝缘防护层(9)，所述保护层为第二塑封层时，所述功能芯片及其与所述第二凹槽内壁上的金属布线层之间的打线埋入所述第二塑封层内。

6.根据权利要求1所述的三维集成传感芯片封装结构，其特征在于：另设有基板(12)，所述第二表面上的金属布线层电连接所述基板。

7.根据权利要求6所述的三维集成传感芯片封装结构，其特征在于：所述基板上具有若干个第二焊垫(1201)，所述第二表面上的金属布线层上形成有对应所述第二焊垫的焊球(13)，所述传感芯片与所述基板通过焊球与第二焊垫倒装焊连接。

8.根据权利要求7所述的三维集成传感芯片封装结构，其特征在于：所述保护层为绝缘防护层时，它与所述基板之间填充有底部填充胶(14)。

9.根据权利要求1所述的三维集成传感芯片封装结构，其特征在于：所述金属布线层的材料为铜或铝或镍或金或合金。

10.根据权利要求1所述的三维集成传感芯片封装结构，其特征在于：所述第一凹槽、所述第二凹槽和所述第三凹槽均为底部小于开口的凹槽。