CN204360744U - 一种像素电路和显示装置 - Google Patents

一种像素电路和显示装置 Download PDF

Info

Publication number
CN204360744U
CN204360744U CN201520003222.9U CN201520003222U CN204360744U CN 204360744 U CN204360744 U CN 204360744U CN 201520003222 U CN201520003222 U CN 201520003222U CN 204360744 U CN204360744 U CN 204360744U
Authority
CN
China
Prior art keywords
charge
transistor
connects
pixel capacitance
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201520003222.9U
Other languages
English (en)
Inventor
王延峰
商广良
徐晓玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201520003222.9U priority Critical patent/CN204360744U/zh
Application granted granted Critical
Publication of CN204360744U publication Critical patent/CN204360744U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本实用新型公开一种像素电路和显示装置，涉及显示技术领域，解决了驱动IC的制造成本较高的问题。所述像素电路包括：选择电路，输入端连接选择信号端、高电平信号端和低电平信号端，输出端连接充放电电路，用于根据选择信号端输入的数字信号控制充放电电路进行充电或放电；充放电电路，输入端连接与像素电容对应的同一行栅线信号端，输出端连接像素电容，用于在选择电路的控制下进行充电或放电；预充电电路，输入端连接与像素电容对应的上一行栅线信号端，输出端连接像素电容，用于提供基准电压。本实用新型还提供了包括上述技术方案中的像素电路的显示装置。本实用新型提供的技术方案用于进行显示。

Description

一种像素电路和显示装置
技术领域
本实用新型涉及显示技术领域，尤其涉及一种像素电路和显示装置。
背景技术
随着液晶显示技术的发展，越来越多的电子设备采用液晶显示器作为显示屏幕，液晶显示器包括驱动集成电路(Integrated circuit，以下简称驱动IC)和像素电路，驱动IC为像素电路提供模拟信号，通过该模拟信号为像素电路中的像素电容充电。
驱动IC中包括数字电路部分、数模转换电路和模拟电路部分，用于将数字信号转化为模拟信号后为像素电路中的像素电容进行充电。但由于驱动IC中的数字电路部分、数模转换电路、模拟电路部分的结构往往都较为复杂，且尺寸较大，使得驱动IC整体的结构复杂、尺寸大，进而提高了驱动IC的制造成本。
实用新型内容
本实用新型的目的在于提供一种像素电路和显示装置，用于降低驱动IC的制造成本。
为了实现上述目的，本实用新型提供如下技术方案：
一方面，提供一种像素电路，包括：
选择电路，其输入端连接选择信号端、高电平信号端和低电平信号端，其输出端连接充放电电路，所述选择电路用于根据所述选择信号端输入的数字信号控制所述充放电电路为像素电容进行充电或放电；
充放电电路，其输入端连接与所述像素电容对应的同一行栅线信号端，其输出端连接所述像素电容，所述充放电电路用于在所述选择电路的控制下为所述像素电容进行充电或放电；
预充电电路，其输入端连接与所述像素电容对应的上一行栅线信号端，其输出端连接所述像素电容，所述预充电电路用于为所述像素电容提供基准电压。
可选的，所述选择电路包括：
第一晶体管T1，其栅极连接所述选择信号端、源极连接所述高电平信号端、漏极连接所述充放电电路；
第二晶体管T2，其栅极连接所述选择信号端、漏极连接所述低电平信号端、源极连接所述充放电电路。
进一步地，所述选择信号端包括第一数据线和第二数据线，所述第一数据线与所述第二数据线上的数字信号的电平极性相反，所述第一晶体管T1的栅极连接所述第一数据线，所述第二晶体管T2的栅极连接所述第二数据线。
可选的，所述充放电电路包括：
第三晶体管T3，其栅极连接与所述像素电容对应的同一行栅线信号端、源极连接所述第一晶体管T1的漏极和所述第二晶体管T2的源极、漏极连接所述像素电容。
可选的，所述预充电电路包括：
第四晶体管T4，其栅极连接与所述像素电容对应的上一行栅线信号端、源极和漏极均连接所述像素电容。
进一步地，所述第一数据线上的数字信号与所述第二数据线上的数字信号均为占空比可调的脉冲数字信号。
可选的，所述选择电路包括：
第一晶体管M1，其栅极连接所述选择信号端、源极连接所述像素电容、漏极连接所述充放电电路；
第二晶体管M2，其栅极连接所述选择信号端、漏极连接所述低电平信号端、源极与所述预充电电路相连；
第五晶体管M5，其栅极连接所述选择信号端、源极连接所述高电平信号端、漏极与所述预充电电路相连。
进一步地，所述选择信号端包括数据线和选择信号线，所述数据线连接所述第一晶体管M1的栅极，所述选择信号线连接所述第二晶体管M2的栅极和所述第五晶体管M5的栅极，所述第二晶体管M2和所述第五晶体管M5中的一个为N型晶体管、另一个为P型晶体管。
可选的，所述充放电电路包括：
第三晶体管M3，其栅极连接与所述像素电容对应的同一行栅线信号端、源极连接所述第一晶体管M1的漏极、漏极连接所述像素电容。
可选的，所述预充电电路包括：
第四晶体管M4，其栅极连接与所述像素电容对应的上一行栅线信号端、源极连接所述像素电容、漏极连接所述第二晶体管M2的源极和所述第五晶体管M5的漏极。
进一步地，所述数据线上的数字信号为占空比可调的脉冲数字信号。
一方面，提供一种显示装置，包括上述任一像素电路。
本实用新型提供的一种像素电路和显示装置中，像素电路包括选择电路、充放电电路和预充电电路，选择电路能够根据连接的选择信号端输入的数字信号控制充放电电路为像素电容进行充电或放电，从而可以直接利用驱动IC提供的数字信号对像素电路进行充电，省去了驱动IC中的数模转换电路和模拟电路部分，简化了驱动IC的结构，同时也减小了驱动IC的尺寸，从而降低了驱动IC的制造成本。
附图说明
此处所说明的附图用来提供对本实用新型的进一步理解，构成本实用新型的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：
图1为本实用新型实施例一提供的一种像素电路的结构示意图；
图2为本实用新型实施例一提供的一种像素电路的驱动方法的流程图；
图3为本实用新型实施例二提供的一种像素电路的结构示意图；
图4为图3提供的像素电路的信号时序图；
图5为本实用新型实施例二提供的一种像素电路的驱动方法的流程图；
图6为本实用新型实施例三提供的一种像素电路的结构示意图；
图7为图6提供的像素电路的信号时序图；
图8为本实用新型实施例三提供的一种像素电路的驱动方法的流程图。
具体实施方式
为了进一步说明本实用新型实施例提供的一种像素电路和显示装置，下面结合说明书附图进行详细描述。
实施例一
请参阅图1，本实用新型实施例提供的像素电路包括选择电路P1、充放电电路P2和预充电电路P3。其中，选择电路P1的输入端连接选择信号端S、高电平信号端VH和低电平信号端VL，其输出端连接充放电电路P2，选择电路P1用于根据选择信号端S输入的数字信号控制充放电电路P2为像素电容C1进行充电或放电。充放电电路P2的输入端连接与像素电容C1对应的同一行栅线信号端Gn，其输出端连接像素电容C1，充放电电路P2用于在选择电路P1的控制下为像素电容C1进行充电或放电。预充电电路P3的输入端连接与像素电容C1对应的上一行栅线信号端Gn-1，其输出端连接像素电容C1，预充电电路P3用于为像素电容C1提供基准电压。其中，选择信号端S输出的是数字信号。在像素电路中还可以设置一个或多个用于分压的电阻。
需要说明的是，当当前行的像素电路中的预充电电路正在对当前行的像素电容进行预充电时，上一行的像素电路中的充放电电路正在对上一行的像素电容进行充电或放电。
请参阅图2，本实用新型实施例还提供了上述如图1所示的像素电路的驱动方法，包括：
101，预充电电路接收与像素电容对应的上一行栅线信号端上的输入信号，并根据所述上一行栅线信号端上的输入信号，为所述像素电容提供基准电压。
102，选择电路接收选择信号端上的数字信号，并根据所述选择信号端上的数字信号，确定所述充放电电路充电或放电。
103，充放电电路接收与所述像素电容对应的同一行栅线信号端上的输入信号，并根据所述同一行栅线信号端上的输入信号，为所述像素电容进行充电或放电。
本实用新型实施例提供了一种像素电路以及该像素电路的驱动方法，像素电路包括选择电路、充放电电路和预充电电路，选择电路能够根据连接的选择信号端输入的数字信号控制充放电电路为像素电容进行充电或放电，从而可以直接利用驱动IC提供的数字信号对像素电路进行充电，省去了驱动IC中的数模转换电路和模拟电路部分，简化了驱动IC的结构，同时也减小了驱动IC的尺寸，从而降低了驱动IC的制造成本。
实施例二
进一步地，请参阅图3，本实用新型实施例提供的像素电路中的选择电路P1包括第一晶体管T1和第二晶体管T2，充放电电路P2包括第三晶体管T3，预充电电路P3包括第四晶体管T4，C2为液晶的等效电容。第一晶体管T1的栅极连接第一数据线D1，源极连接高电平信号端VH，漏极连接充放电电路P2；第二晶体管T2的栅极连接第二数据线D2，漏极连接低电平信号端VL，源极连接充放电电路P2；第三晶体管T3的栅极连接与像素电容C1对应的同一行栅线信号端Gn，源极连接第一晶体管T1的漏极和第二晶体管T2的源极，漏极连接像素电容C1；第四晶体管T4的栅极连接与像素电容C1对应的上一行栅线信号端Gn-1，源极和漏极均连接像素电容C1。
其中，可以在像素电路中设置一个或多个电阻，在图3中，将这一个或多个电阻等效为一个等效电阻，该等效电阻R与像素电容C1连接。选择信号端S可以包括第一数据线D1和第二数据线D2，第一数据线D1和第二数据线D2上的数字信号的电平极性相反，比如，当第一数据线D1上的数字信号为高电平信号时，第二数据线D2上的数字信号为低电平信号；当第一数据线D1上的数字信号为低电平信号时，第二数据线D2上的数字信号为高电平信号。
结合图4所示的信号时序图，以第一晶体管T1至第四晶体管T4均为P型晶体管为例，对图3所示的像素电路的工作原理进行说明。其中，图4所示的信号时序图可分为4个阶段，分别为预充电阶段w1、充电阶段w2、放电阶段w3和充电结束阶段w4。
在预充电阶段w1，上一行栅线信号端Gn-1上的信号为高电平信号，第四晶体管T4的源极和漏极导通，为像素电容C1进行预充电，直至像素电容C1上的电压达到基准电压，与像素电容对应的同一行栅线信号端Gn上的信号为低电平信号，第三晶体管T3的源极和漏极截止，第一数据线D1上的数字信号的极性不限，可以是高电平信号，也可以是低电平信号，第二数据线D2上的数字信号与第一数据线D1上的数字信号极性相反。
在充电阶段w2，上一行栅线信号端Gn-1上的信号为低电平信号，第四晶体管T4的源极和漏极截止，预充电已完成，与像素电容对应的同一行栅线信号端Gn上的信号为高电平信号，连通选择电路P1和充放电电路P2，第一数据线D1上的数字信号为高电平信号，第二数据线D2上的数字信号为低电平信号，第一晶体管T1的源极和漏极导通，第二晶体管T2的源极和漏极截止，高电平信号端VH为像素电容C1进行充电。
在放电阶段w3，与像素电容对应的同一行栅线信号端Gn上的信号为高电平信号，选择电路P1和充放电电路P2连通，第一数据线D1上的数字信号为低电平信号，第二数据线D2上的数字信号为高电平信号，第一晶体管T1的源极和漏极截止，第二晶体管T2的源极和漏极导通，低电平信号端VL为像素电容C1进行放电。
在充电结束阶段w4，与像素电容对应的同一行栅线信号端Gn上的信号为低电平信号，第三晶体管T3的源极和漏极截止，选择电路P1和充放电电路P2断开，停止对像素电容的充电或放电。
其中，第一数据线D1上的数字信号与第二数据线D2上的数字信号均为占空比可调的脉冲数字信号，即第一数据线D1上的数字信号为高电平的持续时间和第一数据线D1上的数字信号为低电平的持续时间是可调的，从而可以调整对像素电容C1进行充电或放电的时间，进而调整像素电容C1上的电压。
请参阅图5，本实用新型实施例还提供了如图3所示的像素电路的驱动方法，包括：
201，第四晶体管T4的栅极接收与所述像素电容对应的上一行栅线信号端上的输入信号。
202，当所述上一行栅线信号端上的输入信号为高电平信号时，所述第四晶体管T4的源极、漏极导通，为所述像素电容提供基准电压。
203，当所述第一数据线上的数字信号为高电平信号，所述第二数据线上的数字信号为低电平信号时，第一晶体管T1的源极、漏极导通，第二晶体管的源极、漏极截止，确定所述充放电电路充电。
204，当所述第一数据线上的数字信号为低电平信号，所述第二数据线上的数字信号为高电平信号时，所述第一晶体管T1的源极、漏极截止，所述第二晶体管的源极、漏极导通，确定所述充放电电路放电。
205，第三晶体管T3的栅极接收与所述像素电容对应的同一行栅线信号端上的输入信号。
206，当所述同一行栅线信号端上的输入信号为高电平信号时，所述第三晶体管T3的源极、漏极导通，为所述像素电容进行充电或放电。
其中，当在步骤203中，确定充放电电路为像素电容C1进行充电，则在步骤206中，为像素电容C1进行充电；当在步骤204中，确定充放电电路为像素电容C1进行放电，则在步骤206中，为像素电容C1进行放电。
本实用新型实施例提供了一种像素电路及其驱动方法，像素电路包括选择电路、充放电电路和预充电电路，选择电路能够根据连接的选择信号端输入的数字信号控制充放电电路为像素电容进行充电或放电，从而可以直接利用驱动IC提供的数字信号对像素电路进行充电，省去了驱动IC中的数模转换电路和模拟电路部分，简化了驱动IC的结构，同时也减小了驱动IC的尺寸，从而降低了驱动IC的制造成本。同时，还可以通过调整第一数据线和第二数据线上的数字信号的占空比来调节对像素电容进行充电或放电的时间，从而调整像素电容上的电压值。
实施例三
进一步地，请参阅图6，本实用新型实施例提供的像素电路中的选择电路P1包括第一晶体管M1、第二晶体管M2和第五晶体管M5，充放电电路P2包括第三晶体管M3，预充电电路P3包括第四晶体管M4，C2为液晶的等效电容。第一晶体管M1的栅极连接选择信号端S，源极连接像素电容C1，漏极连接充放电电路P2；第二晶体管M2的栅极连接选择信号端S，漏极连接低电平信号端VL，源极与预充电电路P3相连；第五晶体管M5的栅极连接选择信号端S，源极连接高电平信号端VH，漏极与预充电电路P3相连；第三晶体管M3的栅极连接与像素电容C1对应的同一行栅线信号端Gn，源极连接第一晶体管M1的漏极，漏极连接像素电容C1；第四晶体管M4的栅极连接与像素电容C1对应的上一行栅线信号端Gn-1，源极连接像素电容C1，漏极连接第二晶体管M2的源极和第五晶体管M5的漏极。
其中，可以在像素电路中设置一个或多个电阻，在图6中，将这一个或多个电阻等效为一个等效电阻，该等效电阻R与像素电容C1连接。选择信号端S包括数据线D和选择信号线SL，数据线D连接第一晶体管M1的栅极，选择信号线SL连接第二晶体管M2的栅极和第五晶体管M5的栅极，第二晶体管M2和第五晶体管M5中的一个为N型晶体管、另一个为P型晶体管，比如：第二晶体管M2为N型晶体管时，第五晶体管M5为P型晶体管；第二晶体管M2为P型晶体管时，第五晶体管M5为N型晶体管。
结合图7所示的信号时序图，以第二晶体管为N型晶体管，第五晶体管为P型晶体管为例，对图6所示的像素电路的工作原理进行说明。其中，图7所示的信号时序图可分为4个阶段，分别为预充电阶段w5、预放电阶段w6、充放电阶段w7和充放电结束阶段w8。
在预充电阶段w5，上一行栅线信号端Gn-1上的信号为高电平信号，第四晶体管M4的源极和漏极导通，选择信号线SL上的信号为高电平信号，第二晶体管M2的源极和漏极截止，第五晶体管M5的源极和漏极导通，为像素电容C1进行预充电，与像素电容C1对应的同一行栅线信号端Gn上的信号为低电平信号，第三晶体管M3的源极和漏极截止，数据线上的数字信号的极性不限，可以是高电平信号，也可以是低电平信号。
在预放电阶段w6，上一行栅线信号端Gn-1上的信号为高电平信号，第四晶体管M4的源极和漏极导通，选择信号线SL上的信号为低电平信号，第二晶体管M2的源极和漏极导通，第五晶体管M5的源极和漏极截止，为像素电容C1进行预放电，直至达到基准电压，与像素电容C1对应的同一行栅线信号端Gn上的信号为低电平信号，第三晶体管M3的源极和漏极截止，数据线上的数字信号的极性不限，可以是高电平信号，也可以是低电平信号。
在充放电阶段w7，上一行栅线信号端Gn-1上的信号为低电平信号，第四晶体管T4的源极和漏极截止，预充电(包含预充电和/或预放电过程)已完成，与像素电容C1对应的同一行栅线信号端Gn上的信号为高电平信号，连通选择电路P1和充放电电路P2，数据线D上的数字信号为高电平信号，第一晶体管M1的源极和漏极导通，为像素电容C1进行充电或放电。
在充放电结束阶段w8，数据线D上的信号为低电平信号，第一晶体管M1的源极和漏极截止，选择电路P1和充放电电路P2断开，停止对像素电容的充电或放电。
其中，数据线D上的数字信号为占空比可调的脉冲数字信号，即数据线D上的数字信号为高电平的持续时间和数据线D上的数字信号为低电平的持续时间是可调的，从而可以调整对像素电容C1进行充电或放电的时间，进而调整像素电容C1上的电压。
请参阅图8，本实用新型实施例还提供了如图6所示的像素电路的驱动方法，包括：
301、第四晶体管M4接收与所述像素电容对应的上一行栅线信号端上的输入信号。
302，当所述上一行栅线信号端上的输入信号为高电平时，所述第四晶体管M4的源极、漏极导通。
303，当所述选择信号线上的输入信号为高电平信号时，所述第二晶体管M2的源极、漏极截止，所述第五晶体管M5的源极、漏极导通，为像素电容进行预充电。
304，当所述选择信号线上的输入信号为低电平信号时，所述第二晶体管M2的源极、漏极导通，所述第五晶体管M5的源极、漏极截止，为所述像素电容进行预放电。
305，当所述选择信号线上的输入信号为高电平信号时，所述第二晶体管M2的源极、漏极截止，所述第五晶体管M5的源极、漏极导通，确定所述充放电电路充电。
306，当所述选择信号线上的输入信号为低电平信号时，所述第二晶体管M2的源极、漏极导通，所述第五晶体管M5的源极、漏极截止，确定所述充放电电路放电。
307，当所述数据线上的数字信号为高电平信号时，第一晶体管M1的源极、漏极导通。
308，第三晶体管M3的栅极接收与所述像素电容对应的同一行栅线信号端上的输入信号。
309，当所述同一行栅线信号端上的输入信号为高电平信号时，为所述像素电容进行充电或放电。
本实用新型实施例提供了一种像素电路及其驱动方法，像素电路包括选择电路、充放电电路和预充电电路，选择电路能够根据连接的选择信号端输入的数字信号控制充放电电路为像素电容进行充电或放电，从而可以直接利用驱动IC提供的数字信号对像素电路进行充电，省去了驱动IC中的数模转换电路和模拟电路部分，简化了驱动IC的结构，同时也减小了驱动IC的尺寸，从而降低了驱动IC的制造成本。同时，还可以通过调整数据线上的数字信号的占空比来调节对像素电容进行充电或放电的时间，从而调整像素电容上的电压值。
本实用新型提供一种显示装置，包括上述任一种像素电路。显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种像素电路，其特征在于，包括：
选择电路，其输入端连接选择信号端、高电平信号端和低电平信号端，其输出端连接充放电电路，所述选择电路用于根据所述选择信号端输入的数字信号控制所述充放电电路为像素电容进行充电或放电；
充放电电路，其输入端连接与所述像素电容对应的同一行栅线信号端，其输出端连接所述像素电容，所述充放电电路用于在所述选择电路的控制下为所述像素电容进行充电或放电；
预充电电路，其输入端连接与所述像素电容对应的上一行栅线信号端，其输出端连接所述像素电容，所述预充电电路用于为所述像素电容提供基准电压。
2.根据权利要求1所述的像素电路，其特征在于，所述选择电路包括：
第一晶体管T1，其栅极连接所述选择信号端、源极连接所述高电平信号端、漏极连接所述充放电电路；
第二晶体管T2，其栅极连接所述选择信号端、漏极连接所述低电平信号端、源极连接所述充放电电路。
3.根据权利要求2所述的像素电路，其特征在于，所述选择信号端包括第一数据线和第二数据线，所述第一数据线与所述第二数据线上的数字信号的电平极性相反，所述第一晶体管T1的栅极连接所述第一数据线，所述第二晶体管T2的栅极连接所述第二数据线。
4.根据权利要求2所述的像素电路，其特征在于，所述充放电电路包括：
第三晶体管T3，其栅极连接与所述像素电容对应的同一行栅线信号端、源极连接所述第一晶体管T1的漏极和所述第二晶体管T2的源极、漏极连接所述像素电容。
5.根据权利要求3或4所述的像素电路，其特征在于，所述预充电电路包括：
第四晶体管T4，其栅极连接与所述像素电容对应的上一行栅线信号端、源极和漏极均连接所述像素电容。
6.根据权利要求3所述的像素电路，其特征在于，所述第一数据线上的数字信号与所述第二数据线上的数字信号均为占空比可调的脉冲数字信号。
7.根据权利要求1所述的像素电路，其特征在于，所述选择电路包括：
第一晶体管M1，其栅极连接所述选择信号端、源极连接所述像素电容、漏极连接所述充放电电路；
第二晶体管M2，其栅极连接所述选择信号端、漏极连接所述低电平信号端、源极与所述预充电电路相连；
第五晶体管M5，其栅极连接所述选择信号端、源极连接所述高电平信号端、漏极与所述预充电电路相连。
8.根据权利要求7所述的像素电路，其特征在于，所述选择信号端包括数据线和选择信号线，所述数据线连接所述第一晶体管M1的栅极，所述选择信号线连接所述第二晶体管M2的栅极和所述第五晶体管M5的栅极，所述第二晶体管M2和所述第五晶体管M5中的一个为N型晶体管、另一个为P型晶体管。
9.根据权利要求8所述的像素电路，其特征在于，所述充放电电路包括：
第三晶体管M3，其栅极连接与所述像素电容对应的同一行栅线信号端、源极连接所述第一晶体管M1的漏极、漏极连接所述像素电容。
10.根据权利要求7或8所述的像素电路，其特征在于，所述预充电电路包括：
第四晶体管M4，其栅极连接与所述像素电容对应的上一行栅线信号端、源极连接所述像素电容、漏极连接所述第二晶体管M2的源极和所述第五晶体管M5的漏极。
11.根据权利要求8所述的像素电路，其特征在于，所述数据线上的数字信号为占空比可调的脉冲数字信号。
12.一种显示装置，其特征在于，所述显示装置包括权利要求1-11中任意一项所述的像素电路。
CN201520003222.9U 2015-01-04 2015-01-04 一种像素电路和显示装置 Withdrawn - After Issue CN204360744U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520003222.9U CN204360744U (zh) 2015-01-04 2015-01-04 一种像素电路和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520003222.9U CN204360744U (zh) 2015-01-04 2015-01-04 一种像素电路和显示装置

Publications (1)

Publication Number Publication Date
CN204360744U true CN204360744U (zh) 2015-05-27

Family

ID=53262200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520003222.9U Withdrawn - After Issue CN204360744U (zh) 2015-01-04 2015-01-04 一种像素电路和显示装置

Country Status (1)

Country Link
CN (1) CN204360744U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104537997A (zh) * 2015-01-04 2015-04-22 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104537997A (zh) * 2015-01-04 2015-04-22 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
WO2016107200A1 (zh) * 2015-01-04 2016-07-07 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
CN104537997B (zh) * 2015-01-04 2017-09-22 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置

Similar Documents

Publication Publication Date Title
CN104537997A (zh) 一种像素电路及其驱动方法和显示装置
CN104616617B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN106951123B (zh) 触控驱动单元及其驱动方法、触控驱动电路、显示装置
CN104464600A (zh) 移位寄存器单元及其驱动方法、移位寄存器电路以及显示装置
CN107424554A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104809978A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105185292A (zh) 栅极驱动电路及显示装置
CN105185320A (zh) 一种goa单元、goa电路、显示驱动电路和显示装置
CN104282255A (zh) 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN204406959U (zh) 移位寄存器单元、移位寄存器电路以及显示装置
US10706947B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
CN105244000B (zh) 一种goa单元、goa电路及显示装置
CN108288450A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN107610666A (zh) 消除关机残影的电路及方法
CN104123903A (zh) 移位暂存装置及其电压调整装置
CN103854587B (zh) 栅极驱动电路及其单元和一种显示器
CN105405421A (zh) 液晶显示设备及goa电路
CN106486075A (zh) Goa电路
CN105185412A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN114038385B (zh) 栅极驱动器及显示装置
CN103578402A (zh) 显示面板
CN106601181A (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN105761758A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106710510A (zh) 一种栅极驱动单元及驱动方法、栅极驱动电路和显示装置
CN105489190B (zh) 移位寄存单元及其驱动方法、栅极驱动电路、阵列基板

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20150527

Effective date of abandoning: 20161008

C20 Patent right or utility model deemed to be abandoned or is abandoned