CN203311295U - 一种低温漂欠压锁定电路 - Google Patents

Abstract

本实用新型公开一种低温漂欠压锁定电路，包括十个P型MOS管、十一个N型MOS管、二个双极型PNP晶体管、四十个电阻、二个电容、二个反相器和一个与非门。本实用新型通过正负温度系数的抵消，实现低温漂的欠压锁定电路。

Description

一种低温漂欠压锁定电路

技术领域

本实用新型涉及一种低温漂欠压锁定电路。 

背景技术

在电源管理领域芯片中，电压启动的稳定性尤为重要，因此需要在芯片内部集成欠压锁定电路(UVLO)来提高电源的可靠性和安全性。随着电源芯片的发展，欠压关断电路需要较小的温度系数。该电路作为电源类芯片的通用模块，可以显著提高电源芯片的性能，通过调整电阻的比值，可使正温度系的VBE与负温度系数的ΔVBE相互抵消，使其温度系数为零，因此该电路的反转电压Vpp将会非常精确。 

发明内容

为解决上述现有的缺点，本实用新型的主要目的在于提供一种实用的低温漂欠压锁定电路，通过正负温度系数的抵消，实现低温漂的欠压锁定电路。 

为达成以上所述的目的，本实用新型的一种低温漂欠压锁定电路采取如下技术方案： 

一种低温漂欠压锁定电路，包括十个P型MOS管、十一个N型MOS管、二个双极型PNP晶体管、四十个电阻、二个电容、二个反相器和一个与非门，其特征在于，所述第一P型MOS管MP1的漏极，电阻R23的一端与电阻R24的一端连接；电阻R23的另一端，电阻R24的另一端与电阻R25的另一端连接；电阻R25的一端与电阻R26的一端连接；电阻R26的另一端，电阻R27的一端与电阻R33的一端连接；电阻R27的另一端与电阻R28的一端连接；电阻R28的另一端与电阻R29的一端连接；电阻R29的另一端与电阻R30的一端连接；电阻R30的另一端与电阻R31的一端连接；电阻R31的另一端与电阻R32的一端连接；电阻R26的另一端与电阻R33的一端连接；电阻R33的另一端与电阻R34的一端连接；电阻R34的另一端与电阻R35的一端连接；电阻R36的另一端与电阻R37的一端连接；电阻R37的另一端与电阻R38的一端连接；电阻R32的另一端，电阻R39的一端与第一N型MOS管MN1的栅极连接；电阻R39的另一端与双极型PNP晶体管Q1的发射极连接；电阻R38的另一端，双极型PNP晶体管Q2的发射极与第二N型MOS管MN2的栅极连接。 

所述第二P型MOS管MP2的栅极，第二P型MOS管MP2的漏极，第三P型MOS管MP3的栅极，第四P型MOS管MP4的栅极，第六P型MOS管MP6的漏极，第一N型MOS管MN1的漏极与电容C1的一端连接；第三P型MOS管MP3的漏极，第五P型MOS管MP5的栅极，第七P型MOS管MP7的漏极与第二N型MOS 管MN2的漏极连接；第一N型MOS管MN1的源极，第二N型MOS管MN2的源极与电阻R40的一端连接；电阻R40的另一端与第零N型MOS管MN0的漏极连接。 

所述第四P型MOS管MP4的漏极，第五N型MOS管MN5的漏极，第三N型MOS管MN3的漏极，第三N型MOS管MN3的栅极与第四N型MOS管MN4的栅极连接。 

所述第五P型MOS管MP5的漏极，第四N型MOS管MN4的漏极，第六N型MOS管MN6的漏极，电容C2的一端与第一反相器INT1的输入端连接；第一反相器INT1的输出端与第二反相器INT2的输入端连接；第二反相器INT2的输出端与两输入与非门NAND1的一个输入端连接；两输入与非门NAND1的输出端，第十N型MOS管MN10的栅极与输出端C连接。 

所述第八P型MOS管MP8的漏极与第九P型MOS管MP9的源极连接；第九P型MOS管MP9的漏极，第十P型MOS管MP10的栅极，第九N型MOS管MN9的栅极，第七N型MOS管MN7的漏极与第八N型MOS管MN8的漏极连接；输入端A，第八P型MOS管MP8的栅极与第七N型MOS管MN7的栅极连接；输入端B，第九P型MOS管MP9的栅极与第八N型MOS管MN8的栅极连接；第十P型MOS管MP10的漏极，第九N型MOS管MN9的漏极与D连接。 

所述电阻R1的另一端与电阻R2的一端连接；电阻R2的另一端与电阻R3的一端连接；电阻R3的另一端与电阻R4的一端连接；电 阻R4的另一端与电阻R5的一端连接；电阻R5的另一端与电阻R6的一端连接；电阻R6的另一端与电阻R7的一端连接；电阻R7的另一端与电阻R8的一端连接；电阻R8的另一端与电阻R9的一端连接；电阻R9的另一端与电阻R10的一端连接；电阻R10的另一端，电阻R11的一端与电阻R12的一端连接；电阻R11的另一端，电阻R12的另一端，电阻R13的一端，电阻R14的一端，电阻R13的另一端，电阻R14的另一端，电阻R15的一端，电阻R15的另一端，电阻R16的一端，双极型PNP晶体管Q1的基极与双极型PNP晶体管Q2的基极连接；电阻R16的另一端与电阻R17的一端连接；电阻R17的另一端与电阻R18的一端连接；电阻R18的另一端与电阻R19的一端连接；电阻R19的另一端与电阻R20的一端连接；电阻R20的另一端，电阻R21的一端与第十N型MOS管MN10的漏极连接；电阻R217的另一端与电阻R22的一端连接。 

所述电阻R1的一端，第一P型MOS管MP1的源极，第二P型MOS管MP2的源极，第三P型MOS管MP3的源极，第四P型MOS管MP4的源极，第五P型MOS管MP5的源极，第六P型MOS管MP6的源极，第七P型MOS管MP7的源极，第八P型MOS管MP8的源极，第十P型MOS管MP10的源极，电容C2的另一端电源VDD连接。 

所述电阻R22的另一端，双极型PNP晶体管Q1的集电极，双极型PNP晶体管Q2的集电极，第十N型MOS管MN10的源极，第零N型MOS管MN0的源极，第三N型MOS管MN3的源极，第四 N型MOS管MN4的源极，第五N型MOS管MN5的源极，第六N型MOS管MN6的源极，电容C2的另一端，第七N型MOS管MN7的源极，第八N型MOS管MN8的源极，第九N型MOS管MN9的源极与地GND连接。 

采用如上技术方案的本实用新型，具有如下有益效果： 

通过正负温度系数的抵消，实现低温漂的欠压锁定电路。 

附图说明

图1为本实用新型的电路结构示意图。 

图2为本实用新型的电路拓扑图。 

具体实施方式

下面将通过实施例对本实用新型做进一步描述，这些实施例的描述并不是对本实用新型的内容做限定。本领域的技术人员应理解，对本实用新型内容所作的等同替换，或相应的改进，仍属于本实用新型的保护范围之内。 

如图1所示，本实用新型的一种低温漂欠压锁定电路，包括十个P型MOS管、十一个N型MOS管、二个双极型PNP晶体管、四十个电阻、二个电容、二个反相器和一个与非门，第一P型MOS管MP1的漏极，电阻R23的一端与电阻R24的一端连接；电阻R23的另一端，电阻R24的另一端与电阻R25的另一端连接；电阻R25的一端与电阻R26的一端连接；电阻R26的另一端，电阻R27的一端 与电阻R33的一端连接；电阻R27的另一端与电阻R28的一端连接；电阻R28的另一端与电阻R29的一端连接；电阻R29的另一端与电阻R30的一端连接；电阻R30的另一端与电阻R31的一端连接；电阻R31的另一端与电阻R32的一端连接；电阻R26的另一端与电阻R33的一端连接；电阻R33的另一端与电阻R34的一端连接；电阻R34的另一端与电阻R35的一端连接；电阻R36的另一端与电阻R37的一端连接；电阻R37的另一端与电阻R38的一端连接；电阻R32的另一端，电阻R39的一端与第一N型MOS管MN1的栅极连接；电阻R39的另一端与双极型PNP晶体管Q1的发射极连接；电阻R38的另一端，双极型PNP晶体管Q2的发射极与第二N型MOS管MN2的栅极连接。第二P型MOS管MP2的栅极，第二P型MOS管MP2的漏极，第三P型MOS管MP3的栅极，第四P型MOS管MP4的栅极，第六P型MOS管MP6的漏极，第一N型MOS管MN1的漏极与电容C1的一端连接；第三P型MOS管MP3的漏极，第五P型MOS管MP5的栅极，第七P型MOS管MP7的漏极与第二N型MOS管MN2的漏极连接；第一N型MOS管MN1的源极，第二N型MOS管MN2的源极与电阻R40的一端连接；电阻R40的另一端与第零N型MOS管MN0的漏极连接。第四P型MOS管MP4的漏极，第五N型MOS管MN5的漏极，第三N型MOS管MN3的漏极，第三N型MOS管MN3的栅极与第四N型MOS管MN4的栅极连接。第五P型MOS管MP5的漏极，第四N型MOS管MN4的漏极，第六N型MOS管MN6的漏极，电容C2的一端与第一反相器INT1的输入 端连接；第一反相器INT1的输出端与第二反相器INT2的输入端连接；第二反相器INT2的输出端与两输入与非门NAND1的一个输入端连接；两输入与非门NAND1的输出端，第十N型MOS管MN10的栅极与输出端C连接。第八P型MOS管MP8的漏极与第九P型MOS管MP9的源极连接；第九P型MOS管MP9的漏极，第十P型MOS管MP10的栅极，第九N型MOS管MN9的栅极，第七N型MOS管MN7的漏极与第八N型MOS管MN8的漏极连接；输入端A，第八P型MOS管MP8的栅极与第七N型MOS管MN7的栅极连接；输入端B，第九P型MOS管MP9的栅极与第八N型MOS管MN8的栅极连接；第十P型MOS管MP10的漏极，第九N型MOS管MN9的漏极与D连接。电阻R1的另一端与电阻R2的一端连接；电阻R2的另一端与电阻R3的一端连接；电阻R3的另一端与电阻R4的一端连接；电阻R4的另一端与电阻R5的一端连接；电阻R5的另一端与电阻R6的一端连接；电阻R6的另一端与电阻R7的一端连接；电阻R7的另一端与电阻R8的一端连接；电阻R8的另一端与电阻R9的一端连接；电阻R9的另一端与电阻R10的一端连接；电阻R10的另一端，电阻R11的一端与电阻R12的一端连接；电阻R11的另一端，电阻R12的另一端，电阻R13的一端，电阻R14的一端，电阻R13的另一端，电阻R14的另一端，电阻R15的一端，电阻R15的另一端，电阻R16的一端，双极型PNP晶体管Q1的基极与双极型PNP晶体管Q2的基极连接；电阻R16的另一端与电阻R17的一端连接；电阻R17的另一端与电阻R18的一端连接；电阻R18的另 一端与电阻R19的一端连接；电阻R19的另一端与电阻R20的一端连接；电阻R20的另一端，电阻R21的一端与第十N型MOS管MN10的漏极连接；电阻R217的另一端与电阻R22的一端连接。电阻R1的一端，第一P型MOS管MP1的源极，第二P型MOS管MP2的源极，第三P型MOS管MP3的源极，第四P型MOS管MP4的源极，第五P型MOS管MP5的源极，第六P型MOS管MP6的源极，第七P型MOS管MP7的源极，第八P型MOS管MP8的源极，第十P型MOS管MP10的源极，电容C2的另一端电源VDD连接。电阻R22的另一端，双极型PNP晶体管Q1的集电极，双极型PNP晶体管Q2的集电极，第十N型MOS管MN10的源极，第零N型MOS管MN0的源极，第三N型MOS管MN3的源极，第四N型MOS管MN4的源极，第五N型MOS管MN5的源极，第六N型MOS管MN6的源极，电容C2的另一端，第七N型MOS管MN7的源极，第八N型MOS管MN8的源极，第九N型MOS管MN9的源极与地GND连接。 

如图2所述，在平衡状态下：流过Q1，Q2的电流分别为I1，I2 

$I_1=I_2=\frac{V_{\mathrm{BE}2}-V_{\mathrm{BE}1}}{R_6}=\frac{V_T\·\mathrm{Ln}8}{R_6}$

因此： $V_a=V_{\mathrm{pp}}-V_{\mathrm{BE}2}-\frac{V_T\·\mathrm{Ln}8}{R_6}(2R_7+R_5)$

电源电压VDD从高降低时，UVLO输出也从高电平变为低电平， NMOS管MN10关断，此时，阈值电压Vpp为： 

$V_{\mathrm{pp}}=\frac{R_1+R_2+R_3}{R_2+R_3}{V}_a$

$\⇒V_{\mathrm{pp}}=(V_{\mathrm{BE}2}+\frac{2R_7+R_5}{R_6}{V}_T\·\mathrm{Ln}8)(1+\frac{R_2+R_3}{R_1})$

电源电压VDD从低升高时，UVLO输出也从低电平变为高电平高，NMOS管MN10导通，此时，阈值电压Vpp为： 

$V_{\mathrm{pp}}=\frac{R_1+R_2}{R_2}{V}_a$

$\⇒V_{\mathrm{pp}}=(V_{\mathrm{BE}2}+\frac{2R_7+R_5}{R_6}{V}_T\·\mathrm{Ln}8)(1+\frac{R_2}{R_1})$ 。 

Claims (8)

1.一种低温漂欠压锁定电路，包括十个P型MOS管、十一个N型MOS管、二个双极型PNP晶体管、四十个电阻、二个电容、二个反相器和一个与非门，其特征在于，所述第一P型MOS管MP1的漏极，电阻R23的一端与电阻R24的一端连接；电阻R23的另一端，电阻R24的另一端与电阻R25的另一端连接；电阻R25的一端与电阻R26的一端连接；电阻R26的另一端，电阻R27的一端与电阻R33的一端连接；电阻R27的另一端与电阻R28的一端连接；电阻R28的另一端与电阻R29的一端连接；电阻R29的另一端与电阻R30的一端连接；电阻R30的另一端与电阻R31的一端连接；电阻R31的另一端与电阻R32的一端连接；电阻R26的另一端与电阻R33的一端连接；电阻R33的另一端与电阻R34的一端连接；电阻R34的另一端与电阻R35的一端连接；电阻R36的另一端与电阻R37的一端连接；电阻R37的另一端与电阻R38的一端连接；电阻R32的另一端，电阻R39的一端与第一N型MOS管MN1的栅极连接；电阻R39的另一端与双极型PNP晶体管Q1的发射极连接；电阻R38的另一端，双极型PNP晶体管Q2的发射极与第二N型MOS管MN2的栅极连接。 

2.根据权利要求1所述的一种低温漂欠压锁定电路，其特征在于，所述第二P型MOS管MP2的栅极，第二P型MOS管MP2的漏极，第三P型MOS管MP3的栅极，第四P型MOS管MP4的栅 极，第六P型MOS管MP6的漏极，第一N型MOS管MN1的漏极与电容C1的一端连接；第三P型MOS管MP3的漏极，第五P型MOS管MP5的栅极，第七P型MOS管MP7的漏极与第二N型MOS管MN2的漏极连接；第一N型MOS管MN1的源极，第二N型MOS管MN2的源极与电阻R40的一端连接；电阻R40的另一端与第零N型MOS管MN0的漏极连接。 

3.根据权利要求1所述的一种低温漂欠压锁定电路，其特征在于，所述第四P型MOS管MP4的漏极，第五N型MOS管MN5的漏极，第三N型MOS管MN3的漏极，第三N型MOS管MN3的栅极与第四N型MOS管MN4的栅极连接。 

4.根据权利要求1所述的一种低温漂欠压锁定电路，其特征在于，所述第五P型MOS管MP5的漏极，第四N型MOS管MN4的漏极，第六N型MOS管MN6的漏极，电容C2的一端与第一反相器INT1的输入端连接；第一反相器INT1的输出端与第二反相器INT2的输入端连接；第二反相器INT2的输出端与两输入与非门NAND1的一个输入端连接；两输入与非门NAND1的输出端，第十N型MOS管MN10的栅极与输出端C连接。 

5.根据权利要求1所述的一种低温漂欠压锁定电路，其特征在于，所述第八P型MOS管MP8的漏极与第九P型MOS管MP9的源极连接；第九P型MOS管MP9的漏极，第十P型MOS管MP10的栅极，第九N型MOS管MN9的栅极，第七N型MOS管MN7的漏极与第八N型MOS管MN8的漏极连接；输入端A，第八P型 MOS管MP8的栅极与第七N型MOS管MN7的栅极连接；输入端B，第九P型MOS管MP9的栅极与第八N型MOS管MN8的栅极连接；第十P型MOS管MP10的漏极，第九N型MOS管MN9的漏极与D连接。 

6.根据权利要求1所述的一种低温漂欠压锁定电路，其特征在于，所述电阻R1的另一端与电阻R2的一端连接；电阻R2的另一端与电阻R3的一端连接；电阻R3的另一端与电阻R4的一端连接；电阻R4的另一端与电阻R5的一端连接；电阻R5的另一端与电阻R6的一端连接；电阻R6的另一端与电阻R7的一端连接；电阻R7的另一端与电阻R8的一端连接；电阻R8的另一端与电阻R9的一端连接；电阻R9的另一端与电阻R10的一端连接；电阻R10的另一端，电阻R11的一端与电阻R12的一端连接；电阻R11的另一端，电阻R12的另一端，电阻R13的一端，电阻R14的一端，电阻R13的另一端，电阻R14的另一端，电阻R15的一端，电阻R15的另一端，电阻R16的一端，双极型PNP晶体管Q1的基极与双极型PNP晶体管Q2的基极连接；电阻R16的另一端与电阻R17的一端连接；电阻R17的另一端与电阻R18的一端连接；电阻R18的另一端与电阻R19的一端连接；电阻R19的另一端与电阻R20的一端连接；电阻R20的另一端，电阻R21的一端与第十N型MOS管MN10的漏极连接；电阻R217的另一端与电阻R22的一端连接。 

7.根据权利要求1所述的一种低温漂欠压锁定电路，其特征在于，所述电阻R1的一端，第一P型MOS管MP1的源极，第二P型 MOS管MP2的源极，第三P型MOS管MP3的源极，第四P型MOS管MP4的源极，第五P型MOS管MP5的源极，第六P型MOS管MP6的源极，第七P型MOS管MP7的源极，第八P型MOS管MP8的源极，第十P型MOS管MP10的源极，电容C2的另一端电源VDD连接。 

8.根据权利要求1所述的一种低温漂欠压锁定电路，其特征在于，所述电阻R22的另一端，双极型PNP晶体管Q1的集电极，双极型PNP晶体管Q2的集电极，第十N型MOS管MN10的源极，第零N型MOS管MN0的源极，第三N型MOS管MN3的源极，第四N型MOS管MN4的源极，第五N型MOS管MN5的源极，第六N型MOS管MN6的源极，电容C2的另一端，第七N型MOS管MN7的源极，第八N型MOS管MN8的源极，第九N型MOS管MN9的源极与地GND连接。 

Images