CN203300196U - 双向移位寄存器单元、双向移位寄存器及液晶面板 - Google Patents

Abstract

本实用新型实施例公开了一种双向移位寄存器单元、双向移位寄存器及液晶面板，该双向移位寄存器单元包括：拉高单元，用于在前一级移位寄存器单元输出高电平信号时，拉高所述上拉节点的电位；复位单元，用于在后一级移位寄存器单元输出高电平信号时，拉低所述上拉节点的电位；下拉节点；节点电压控制单元，用于在双向移位寄存器单元处于拉低阶段时，拉高所述下拉节点的电平；拉低单元，用于在下拉节点处于高电平时，拉低所述上拉节点和所述本级输出节点的电位。本实用新型实现了双向扫描的移位寄存器。

Description

双向移位寄存器单元、双向移位寄存器及液晶面板

技术领域

本实用新型涉及液晶驱动技术，特别是一种双向移位寄存器单元、双向移位寄存器及液晶面板。

背景技术

液晶显示面板采用M行N列的像素点排列方式形成显示区域。TFT-LCD的驱动器主要包括栅极驱动器和数据驱动器，其中，栅极驱动器将输入的时钟信号通过移位寄存器转换后输出单脉冲信号，并将单脉冲信号按序输出给液晶显示面板的栅线。

用于液晶显示面板的栅极驱动器由多个移位寄存器单元级联而成，每一条栅线与移位寄存器的一个移位寄存器单元对接。通过栅级驱动器逐行输出单脉冲信号到栅线，实现逐行扫描。

栅级驱动器可以封装阵列基板上，也可以用形成在显示面板的外围区域。对于液晶显示面板，栅极驱动器封装阵列基板设计可以使得产品成本降低。

然而现有的栅极驱动器只能实现一个方向的逐行扫描，缺少灵活性。

实用新型内容

本实用新型实施例的目的在于提供一种双向移位寄存器单元、双向移位寄存器及液晶面板，实现双方向的扫描，提高灵活性。

为实现上述目的，本实用新型实施例提供了一种双向移位寄存器单元，所述移位寄存器单元具有第一电容单元，所述第一电容单元与一本级输出节点连接，所述电容单元的另一端与一上拉节点连接，所述双向移位寄存器单元还包括：

拉高单元，用于在前一级移位寄存器单元输出高电平信号时，拉高所述上拉节点的电位；

复位单元，用于在后一级移位寄存器单元输出高电平信号时，拉低所述上拉节点的电位；

下拉节点；

节点电压控制单元，用于在双向移位寄存器单元处于拉低阶段时，拉高所述下拉节点的电平；

拉低单元，用于在下拉节点处于高电平时，拉低所述上拉节点和所述本级输出节点的电位。

上述的移位寄存器单元，其中，还包括：

关联单元，连接所述上拉节点，用于在所述上拉节点处于高电平时，通过拉低所述下拉节点的电平关闭所述拉低单元。

上述的移位寄存器单元，其中，所述节点电压控制单元包括：

第二电容单元，一端连接所述上拉节点，另一端连接所述下拉节点；

第一充电单元，用于在第三移位寄存器单元输出高电平时，利用一高电平信号为所述第二电容单元充电，并输出所述高电平信号到所述下拉节点；

第三移位寄存器单元为：与所述第二移位寄存器单元相邻，后输出高电平信号的移位寄存器单元。

上述的移位寄存器单元，其中，所述节点电压控制单元包括：

至少一个第二充电单元，用于在第四移位寄存器单元输出高电平时，利用一高电平信号为所述第二电容单元充电，并输出所述高电平信号到所述下拉节点；

第四移位寄存器单元为：与所述第二移位寄存器单元相邻，先输出高电平信号的移位寄存器单元。

上述的移位寄存器单元，其中，所述第一充电单元包括：

一晶体管，源极与高电平信号连接，漏极与下拉节点连接，栅极与第三移位寄存器单元的输出节点连接；

所述第二充电单元包括：

一晶体管，源极与高电平信号连接，漏极与上拉节点连接，栅极与第四移位寄存器单元的输出节点连接。

为了更好的实现上述目的，本实用新型实施例还提供了一种双向移位寄存器，包括多级上述任意的移位寄存器单元。

为了更好的实现上述目的，本实用新型实施例还提供了一种液晶面板，包括上述的栅极驱动器。

本实用新型实施例具有如下有益效果中的至少一个：

本实用新型实施例中，拉高单元总是受先输出高电平信号的移位寄存器单元的输出信号的控制，而复位单元总是受后输出高电平信号的移位寄存器单元的输出信号的控制，因此，从物理连接顺序来看，当后一个移位寄存器单元先输出高电平信号时，也就是逆向扫描时，则拉高单元受后一个移位寄存器单元(从物理连接来看)的输出信号控制，而复位单元则受前一个移位寄存器单元(从物理连接来看)的输出信号控制；

从物理连接顺序来看，当前一个移位寄存器单元先输出高电平信号时，也就是正向扫描时，则拉高单元受前一个移位寄存器单元(从物理连接来看)的输出信号控制，而复位单元则受后一个移位寄存器单元(从物理连接来看)的输出信号控制。

因此，本实用新型实施例的移位寄存器单元通过改变单元之间的连接关系，则可以用于正向扫描和逆向扫描。

本实用新型实施例中，通过电容的电量存储能力，在长时间内提供一高电平控制信号，导通晶体管，以传输低电平信号到上拉节点和本级输出节点，对上拉节点和输出节点进行耦合噪声消除，利用电容来代替晶体管，降低了整个移位寄存器单元的功耗。

附图说明

图1表示本实用新型实施例的移位寄存器单元的正向扫描的结构及信号连接示意图；

图2表示图1的移位寄存器单元的信号时序示意图；

图3表示本实用新型实施例的移位寄存器单元的逆向扫描的结构及信号连接示意图；

图4表示图3的移位寄存器单元的信号时序示意图。

具体实施方式

本实用新型实施例的移位寄存器单元、栅极驱动器及液晶面板中，改变拉高单元和复位单元的控制信号，则可以实现移位寄存器的扫描顺序的改变，能够实现双向扫描。

在对本实用新型具体实施例进行详细说明之前，先对本实用新型实施例涉及到的一些概念进行详细说明如下。

一般来说，一个移位寄存器包括N级，每一级的输出与液晶面板的一根栅线连接，按照一个方向，将栅线编号为1、2、3、...、N，则对应的移位寄存器也包括N级，所谓双向扫描包括正向扫描和逆向扫描，其中：

正向扫描定义为：在一帧时间内先扫描编号为1栅线，再扫描编号为2栅线，......，最后扫描编号为N栅线；而逆向扫描定义为：在一帧时间内先扫描编号为N栅线，再扫描编号为N-1栅线，......，最后扫描编号为1栅线。

对移位寄存器而言，假定如下3个顺序排列的移位寄存器单元：第m-1个移位寄存器单元(对应于编号为m-1的栅线)、第m个移位寄存器单元(对应于编号为m的栅线)和第m+1个移位寄存器单元(对应于编号为m+1的栅线)，则在正向扫描时，第m-1个移位寄存器单元、第m个移位寄存器单元和第m+1个移位寄存器单元依次输出高电平信号，而逆向扫描时，第m+1个移位寄存器单元、第m个移位寄存器单元和第m-1个移位寄存器单元依次输出高电平信号。

在此明确说明的是，第n级移位寄存器单元是从信号输出时序描述的，而第n个移位寄存器单元是从物理连接关系上描述的。

也就是说，从物理连接顺序来看，前一个移位寄存器单元先输出高电平信号，则为正向扫描，而后一个移位寄存器单元先输出高电平信号，则为逆向扫描。

从移位寄存器单元的工作来看，可以分为如下4个阶段：

预充电阶段，在前一级移位寄存器单元输出高电平时，进行预充电；

输出阶段，本级移位寄存器单元输出高电平信号；

复位阶段，在后一级移位寄存器单元输出高电平时，进行复位；

拉低阶段，直至下一次前一级移位寄存器单元输出高电平之前，保持输出节点和上拉节点处于低电位，消除噪声。

在本实用新型具体实施例中，G(n)均表示第n级移位寄存器单元的输出信号，其在正向扫描和逆向扫描时可能表示不同的移位寄存器单元的输出信号，举例说明如下。

以N级移位寄存器为例，在正向扫描时，G(2)为第2个移位寄存器单元的输出信号，而在逆向扫描时，G(2)为第N-1个移位寄存器单元的输出信号。

本实用新型实施例的双向移位寄存器单元，所述移位寄存器单元具有第一电容单元，所述第一电容单元与一本级输出节点连接，所述电容单元的另一端与一上拉节点连接，其特征在于，所述双向移位寄存器单元还包括：

拉高单元，用于在前一级的第一移位寄存器单元输出高电平信号时，拉高所述上拉节点的电位；即：第一移位寄存器单元为：与所述双向移位寄存器单元相邻，先输出高电平信号的移位寄存器单元；

复位单元，用于在后一级的第二移位寄存器单元输出高电平信号时，拉低所述上拉节点的电位；即：第二移位寄存器单元为：与所述双向移位寄存器单元相邻，后输出高电平信号的移位寄存器单元；

下拉节点；

节点电压控制单元，用于在双向移位寄存器单元处于拉低阶段时，拉高所述下拉节点的电平；

拉低单元，用于在下拉节点处于高电平时，拉低所述上拉节点和所述本级输出节点的电位。

本实用新型实施例中，本级移位寄存器单元的拉高单元总是受相邻的先输出高电平信号的移位寄存器单元的输出信号(也就是前一级移位寄存器单元的输出信号)的控制，而复位单元总是受后输出高电平信号的移位寄存器单元(也就是后一级移位寄存器单元的输出信号)的输出信号的控制，因此，通过改变拉高单元和复位单元的控制信号，则可以改变移位寄存器的扫描顺序，实现双向扫描。

对此详细说明如下。

当第M个(物理连接顺序来看)移位寄存器单元的拉高单元受第M-1个(物理连接顺序来看)移位寄存器单元的输出信号控制，而复位单元受第M+1个(物理连接顺序来看)移位寄存器单元的输出信号控制时，则实现了正向扫描，反之则实现了逆向扫描。

因此，本实用新型实施例的移位寄存器单元通过改变拉高单元和复位单元的控制信号即可实现双向扫描。

不管是正向扫描还是逆向扫描，在上拉节点处于高电平状态时，表明本级输出节点需要输出高电平，此时需要保证拉低单元无法工作，否则会将PU节点和本级输出节点的电位拉低，导致本级移位寄存器单元无法输出高电平信号。

因此，在本实用新型的具体实施例中，移位寄存器单元还包括：

关联单元，连接所述上拉节点，用于在所述上拉节点处于高电平时，通过拉低所述下拉节点的电平关闭所述拉低单元。

所述节点电压控制单元可以通过多种方式实现，但为了降低功耗，在本实用新型的具体实施例中，通过电容的存储电能的能力来维持下拉节点的高电平，减少TFT的使用，降低功耗。

本实用新型实施例中该节点电压控制单元包括：

第二电容单元，一端连接所述上拉节点，另一端连接所述下拉节点；

第一充电单元，用于在第三移位寄存器单元输出高电平时，利用一高电平信号为所述第二电容单元充电，并输出所述高电平信号到所述下拉节点；

第三移位寄存器单元为：与所述第二移位寄存器单元相邻，后输出高电平信号的移位寄存器单元。

以第M级移位寄存器单元说明如下。

当正向扫描时，第三移位寄存器单元为第M+2级移位寄存器单元，在第M+1级移位寄存器单元，复位单元会拉低PU的电平，当第M+2级移位寄存器单元输出高电平时，此时第M级移位寄存器单元处于拉低阶段，此时第一充电单元会执行如下两方面操作：

1、输出高电平信号到下拉节点，使得拉低单元导通，拉低上拉节点和所述本级输出节点的电位；

2、利用该高电平信号为第二电容单元充电，而由于第二电容单元的一端连接下拉节点，因此在后续时间点，电容单元能够基于存储的电能维持下拉节点的高电位，继续导通拉低单元，由拉低单元拉低上拉节点和所述本级输出节点的电位。

当然，如果该电容单元的容量较大，且第M+2级移位寄存器单元输出高电平的时间较长时，电容单元存储的电量足以在下拉阶段的剩余时间维持下拉节点的高电位。

但为了确保在整个下拉阶段能够维持下拉节点处于高电平，则在本实用新型的具体实施例中，所述节点电压控制单元还包括：

至少一个第二充电单元，用于在第四移位寄存器单元输出高电平时，利用一高电平信号为所述第二电容单元充电，并输出所述高电平信号到所述下拉节点；

所述第四移位寄存器单元可以为：与所述第一移位寄存器单元相邻，先输出高电平信号的移位寄存器单元。

如以第M级移位寄存器单元为例，该第二充电单元还可以在第M+3级、M+4级、......等输出高电平时，利用一高电平信号为所述第二电容单元继续充电。

通过这样的设置，在下拉阶段，电容单元多次被充电，因此能够确保在整个下拉阶段维持下拉节点处于高电平。

在本实用新型的具体实施例中，该充电单元可以由TFT来实现，这种方式下所述第一充电单元包括：

一晶体管，源极与高电平信号连接，漏极与下拉节点连接，栅极与第三移位寄存器单元的输出节点连接；

所述第二充电单元包括：

一晶体管，源极与高电平信号连接，漏极与下拉节点连接，栅极与第四移位寄存器单元的输出节点连接。

本实用新型实施例还提供了一种双向移位寄存器，包括上述多级如上所述的任意的移位寄存器单元。

本实用新型实施例还提供了一种液晶面板，包括上述的双向移位寄存器。

下面以一种具体的例子对本实用新型实施例的移位寄存器单元进行详细说明。

如图1所示，本实用新型实施例的移位寄存器单元包括：8个TFT以及两个电容，分别为M1、M2、M3、M4、M5、M6、M71、M72、C1和C2。

而正向扫描过程中各信号的逻辑时序如图2所示。

结合图1和图2所示，正向扫描时，M1的源极接VDD信号(高电平信号)，M1的栅极接第n-1级移位寄存器单元的输出信号G(n-1)，而M1的漏极与上拉节点PU连接。

而M2的漏极与上拉节点PU连接，M2的源极接VSS信号(低电平信号)，M2的栅极接第n+1级移位寄存器单元的输出信号G(n+1)。

这种方式下，M1作为拉高单元，而M2作为复位单元，工作过程如下。

第一阶段(预充电阶段)，上一级移位寄存器(从物理连接位置来看，为本级移位寄存器的前一个移位寄存器)的输出信号G(n-1)为高电平，使得M1管导通；

而CLK(或CLKB)为低电位时，高电平信号G(n-1)给C1电容进行充电，使得上拉节点PU节点的电位被拉高，同时上拉节点PU节点的高电平也会使得M6导通，将低电平VGL信号施加到PD点，使得这个时刻PD的电位为低电位，关断M4和M5，保持PU节点和G(n)的电平的稳定性。。

而同时，PD点处于低电位会对C2进行放电。

第二阶段(输出阶段)，上一级移位寄存器的输出信号G(n-1)为低电平信号，M1管关断，在自举效应的作用下上拉节点PU电位继续升高，导通M3管。

此时CLK(或CLKB)为高电平，通过M3管输出到本级输出节点；

同时，由于PU为高电平，因此M6仍处于导通状态，会将低电平VGL信号施加到PD点，进而关断M4和M5，保持PU节点和G(n)的电平稳定性。

第三阶段(复位阶段)，下一级移位寄存器(从物理连接位置来看，为本级移位寄存器的后一个移位寄存器)的输出信号G(n+1)为高电平信号，导通M2；导通后的M2输出低电平信号VSS到上拉节点PU，将PU的电位拉为低电平，进而关断M3；而M6关断之后，由于C2已经放电完毕，此时PD维持在低电平，M4和M5关断。

第四阶段(下拉阶段-1)，下两级移位寄存器的输出信号G(n+2)为高电平信号，此时，M71导通，由高电平信号VDD对C2进行充电，由于在第三阶段通过M2已对PU点进行了放电，因此PU节点处于低电平，进而关断M6，所以不会对C2进行放电；同时VDD信号输出到PD节点导通M4和M5，拉低PU及G(n)的电位，同时使得由CLK产生的耦合噪声电压得以消除，从而保证本级移位寄存器输出低电平信号，保证了信号输出的稳定性。

第五阶段(下拉阶段-2)，下两级移位寄存器的输出信号G(n+2)为低电平信号，M71关闭，然而由于电容C2在前一阶段存储了足够的电能，能够维持PD点处于高电平，保证M4和M5的导通，继续对PU点及G(n)端进行放噪，直至下一帧G(n-2)为高电平信号。

第六阶段(下拉阶段-3)当G(n-2)为高电平信号时，M72导通，由高电平信号VDD对C2进行充电，维持PD点处于高电平，保证M4和M5的导通，继续对PU点及G(n)端进行放噪。

上述过程循环往复，实现了移位寄存器的正向扫描。

而逆向扫描时，图1所示的结构有两种变形可以参考。

由于与正向扫描相反，逆向扫描时，在物理连接关系上，越靠后的移位寄存器单元越先输出高电平信号，结合图1所示，在正向扫描时，图1中的G(n-1)为本级移位寄存器单元的前一个移位寄存器单元(从物理连接顺序来看)的输出信号，而G(n+1)为本级移位寄存器单元的后一个移位寄存器单元(从物理连接顺序来看)的输出信号。而在逆向扫描时，图1中的G(n-1)为本级移位寄存器单元的后一个移位寄存器单元(从物理连接顺序来看)的输出信号，而G(n+1)为本级移位寄存器单元的前一个移位寄存器单元(从物理连接顺序来看)的输出信号。

因此，在这种方式下，只需要将图1中G(n-1)对应的节点连接到本级移位寄存器单元的后一个移位寄存器单元的输出节点，而将图1中G(n+1)对应的节点连接到本级移位寄存器单元的前一个移位寄存器单元的输出节点即可。

而在另外一种方式下，不更改寄存器之间的物理连接关系，这种方式下，如图3所示，其中M1的漏极接VSS信号(低电平信号)，M1的栅极接第n+1级移位寄存器单元的输出端连接，而M1的源极与上拉节点PU连接。而M2的漏极与上拉节点PU连接，M2的源极接VDD信号(高电平信号)，M2的栅极接第n-1级移位寄存器单元的输出端G(n-1)。

如前所述，由于正向扫描和逆向扫描的区别，因此图1中输出到M1栅极的信号G(n+1)和图3中输出到M1栅极的信号G(n+1)实际上是同一个移位寄存器的输出信号，即从物理连接关系来看，第n级移位寄存器的前一个移位寄存器单元的输出信号，而图1中输出到M2栅极的信号G(n+1)和图3中输出到M2栅极的信号G(n-1)实际上也是同一个移位寄存器的输出信号，即从物理连接关系来看，第n级移位寄存器的后一个移位寄存器单元的输出信号。

这种方式下，M1作为复位单元，而M2作为拉高单元，结合图4所示的逆向扫描时序图，说明工作过程如下。

第一阶段(预充电阶段)，上一级移位寄存器(从物理连接位置来看，为本级移位寄存器的后一个移位寄存器)的输出信号G(n-1)为高电平，使得M2管导通；

而CLK(或CLKB)为低电位时，高电平信号G(n-1)给C1电容进行充电，使得上拉节点PU节点的电位被拉高，同时上拉节点PU节点的高电平也会使得M6导通，将低电平VGL信号施加到PD点，使得这个时刻PD的电位为低电位，关断M4和M5，保持PU节点和G(n)的电平的稳定性。而同时，会对C2进行放电。

第二阶段(输出阶段)，上一级移位寄存器的输出信号G(n-1)为低电平信号，M2管关断，在自举效应的作用下上拉节点PU电位继续升高，导通M3管。

此时CLK(或CLKB)为高电平，通过M3管输出到本级输出节点；

同时，由于PU为高电平，因此M6仍处于导通状态，会将低电平VGL信号施加到PD点，进而关断M4和M5，保持PU节点和G(n)的电平稳定性。

第三阶段(复位阶段)，下一级移位寄存器(从物理连接位置来看，为本级移位寄存器的前一个移位寄存器)的输出信号G(n+1)为高电平信号，导通M1，输出低电平信号VSS到上拉节点PU，将PU的电位拉为低电平，进而关断M3。而同时PU节点处于低电平，关断M6，由于C2已经放电完毕，此时PD维持在低电平，M4和M5关断。

第四阶段(下拉阶段-1)，下两级移位寄存器的输出信号G(n+2)为高电平信号，此时，M72导通，由高电平信号VDD对C2进行充电。由于在第三阶段通过M1已对PU点进行了放电，因此PU节点处于低电平，进而关断M6，所以不会对C2进行放电；同时VDD信号输出到PD节点导通M4和M5，拉低PU及G(n)的电位，同时使得由CLK产生的耦合噪声电压得以消除，从而保证本级移位寄存器输出低电平信号，保证了信号输出的稳定性。

第五阶段(下拉阶段-2)，下两级移位寄存器的输出信号G(n+2)为低电平信号，M72关闭，然而由于电容C2在前一阶段存储了足够的电能，能够维持PD点处于高电平，保证M4和M5的导通，继续对PU点及G(n)端进行放噪，直至下一帧G(n-2)为高电平信号。

第六阶段(下拉阶段-3)当G(n-2)为高电平信号时，M71导通，由高电平信号VDD对C2进行充电，维持PD点处于高电平，保证M4和M5的导通，继续对PU点及G(n)端进行放噪。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (7)

1.一种双向移位寄存器单元，所述移位寄存器单元具有第一电容单元，所述第一电容单元与一本级输出节点连接，所述电容单元的另一端与一上拉节点连接，其特征在于，所述双向移位寄存器单元还包括： 

拉高单元，用于在前一级移位寄存器单元输出高电平信号时，拉高所述上拉节点的电位； 

复位单元，用于在后一级移位寄存器单元输出高电平信号时，拉低所述上拉节点的电位； 

下拉节点； 

节点电压控制单元，用于在双向移位寄存器单元处于拉低阶段时，拉高所述下拉节点的电平； 

拉低单元，用于在下拉节点处于高电平时，拉低所述上拉节点和所述本级输出节点的电位。 

2.根据权利要求1所述的移位寄存器单元，其特征在于，还包括： 

关联单元，连接所述上拉节点，用于在所述上拉节点处于高电平时，通过拉低所述下拉节点的电平关闭所述拉低单元。 

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述节点电压控制单元包括： 

第二电容单元，一端连接所述上拉节点，另一端连接所述下拉节点； 

第一充电单元，用于在第三移位寄存器单元输出高电平时，利用一高电平信号为所述第二电容单元充电，并输出所述高电平信号到所述下拉节点； 

第三移位寄存器单元为：与第二移位寄存器单元相邻，后输出高电平信号的移位寄存器单元。 

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述节点电压控制单元包括： 

至少一个第二充电单元，用于在第四移位寄存器单元输出高电平时，利用一高电平信号为所述第二电容单元充电，并输出所述高电平信号到所述下拉节点； 

第四移位寄存器单元为：与第一移位寄存器单元相邻，先输出高电平信号的移位寄存器单元。 

5.根据权利要求4所述的移位寄存器单元，其特征在于，所述第一充电单元包括： 

一晶体管，源极与高电平信号连接，漏极与上拉节点连接，栅极与第三移位寄存器单元的输出节点连接； 

所述第二充电单元包括： 

一晶体管，源极与高电平信号连接，漏极与下拉节点连接，栅极与第四移位寄存器单元的输出节点连接。 

6.一种双向移位寄存器，其特征在于，包括上述多级权利要求1-5中任意一项所述的移位寄存器单元。 

7.一种液晶面板，其特征在于，包括如权利要求6所述的双向移位寄存器。 

Images