CN203218254U - 一种dip封装芯片多排阵列铁基引线框 - Google Patents
一种dip封装芯片多排阵列铁基引线框 Download PDFInfo
- Publication number
- CN203218254U CN203218254U CN2013202262283U CN201320226228U CN203218254U CN 203218254 U CN203218254 U CN 203218254U CN 2013202262283 U CN2013202262283 U CN 2013202262283U CN 201320226228 U CN201320226228 U CN 201320226228U CN 203218254 U CN203218254 U CN 203218254U
- Authority
- CN
- China
- Prior art keywords
- lead frame
- dao
- pin
- based lead
- iron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型公开了一种DIP封装芯片多排阵列铁基引线框，包括引线框本体、基岛和管脚，所述管脚围绕在基岛两侧，且相对于基岛左右对称，对称轴为中心轴，所述基岛均匀排列在引线框本体上，所述基岛至少有3列，每列有两个基岛。本实用新型一次性可封装多个芯片，大大提高了封装效率，节约了大量的原材料，降低了封装成本。
Description
技术领域
本实用新型属于集成电路封装技术领域，尤其涉及一种DIP封装芯片引线框。
背景技术
DIP（Dual-In-Line Pakage）封装芯片是指采用双列直插式封装的集成电路芯片，绝大多数中小规模集成电路（IC）均采用此种封装形式，其引脚数较少，一般不会超过100个，采用DIP封装的CPU芯片通常有两排引脚，采用直插到具有DIP结构的芯片插座上，或直接插在具有相同焊孔数和几何排列的电路板上进行焊接。例如授权公告号为CN201838574U，授权公告日为2011年5月8日的中国实用新型专利公开了一种DIP封装芯片引线框，该引线框包括引线框体，引线框体内均匀排列用于承载待封装芯片的基岛，待封装芯片由芯片主体以及两列芯片引脚构成，为对称结构，每列包含的引脚数目相同且一一对应，每条引脚的宽度及长度相同，引脚数为12-80个。该实用新型提供的DIP封装芯片引线框封装的芯片为两排，能封装4个芯片。这样的封装形式对现在的生产厂家来说生产效率低下，原材料消耗大；该实用新型的引线框采用的是铜基框架，生产成本高。
实用新型内容
为了克服上述缺陷，本实用新型提供了一种DIP封装芯片多排阵列铁基引线框，该引线框封一次性可封装多个芯片，大大提高了封装效率，节约了大量的原材料，降低了封装成本。该引线框用铁基代替了铜基来制作引线框，降低了铜的使用量，这也大大降低了封装成本。
为了达到上述技术目的，本实用新型采用的技术方案是：
一种DIP封装芯片多排阵列铁基引线框，包括引线框本体、基岛和管脚，所述管脚围绕在基岛两侧，且相对于基岛左右对称，对称轴为中心轴，其特征在于：所述基岛均匀排列在引线框本体上，所述基岛至少有3列，每列有两个基岛。
所述引线框本体为铁基引线框本体。
所述基岛有3～5列。
所述管脚包括位于基岛周围的内引脚和封装后露出塑封体的外引脚。
所述基岛周围的内引脚上设有镀银区。
本实用新型具有以下优点：
1、本实用新型设在引线框本体上的基岛至少有3列，每列有两个基岛，这样本实用新型一次至少能封装6个芯片，比现有的单列或双列引线框多封装2-4个芯片，节省了引线框的安装空间，大大提高了封装效率，节约了大量的原材料，降低了封装成本。
2、本实用新型的引线框本体用铁基引线框本体取代了现有的铜基引线框本体，从而进一步降低了引线框的制作成本。
3、本实用新型优选基岛3～5列，3～5列基岛在降低了引线框的制作成本和提高了封装效率的前提下，也满足了引线框的制作需求，再增加列数，引线框模具制作复杂，对模具的要求高。
4、本实用新型在基岛周围的内引脚上设置有镀银区，便于产品的热超声
焊接，保证产品的可焊性及可靠性。
附图说明
图1本实施例1整体结构示意图；
图2为实施例2结构示意图；
图3为实施例3结构示意图。
图中标记 1、引线框本体，2、基岛，3、管脚，31、内引脚，32、外引脚，4、镀银区。
具体实施方式
实施例1
如图1所示，本实施例包括引线框本体1、基岛2和管脚3，所述管脚3围绕在基岛2两侧，且相对于基岛2左右对称，对称轴为中心轴，基岛2均匀排列在引线框本体1上，所述基岛2有3列，每列有两个基岛2。引线框本体1为铁基引线框本体，管脚3包括位于基岛2周围的内引脚31和封装后露出塑封体的外引脚 32，基岛2周围的内引脚31上设有镀银区4。
实施例2
如图2所示，本实施例与实施例1基本相同，不同之处在于基岛2有4列。
实施例3
如图3所示，本实施例与实施例1基本相同，不同之处在于基岛2有5列。
实施例4
本实施例与实施例1基本相同，不同之处在于基岛2有10列。
本实用新型可以把生产产能提高到原引线框架的2～4倍，成本降低到原有成本的1/3。
Claims (5)
1.一种DIP封装芯片多排阵列铁基引线框，包括引线框本体（1）、基岛（2）和管脚（3），所述管脚（3）围绕在基岛（2）两侧，且相对于基岛（2）左右对称，对称轴为中心轴，其特征在于：所述基岛（2）均匀排列在引线框本体（1）上，所述基岛（2）至少有3列，每列有两个基岛（2）。
2.根据权利要求1所述的一种DIP封装芯片多排阵列铁基引线框，其特征在于：所述引线框本体（1）为铁基引线框本体。
3.根据权利要求1所述的一种DIP封装芯片多排阵列铁基引线框，其特征在于：所述基岛（2）有3～5列。
4.根据权利要求1所述的一种DIP封装芯片多排阵列铁基引线框，其特征在于：所述管脚（3）包括位于基岛周围的内引脚（31）和封装后露出塑封体的外引脚（32）。
5.根据权利要求1所述的一种DIP封装芯片多排阵列铁基引线框，其特征在于：所述基岛（2）周围的内引脚（31）上设有镀银区（4）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013202262283U CN203218254U (zh) | 2013-04-28 | 2013-04-28 | 一种dip封装芯片多排阵列铁基引线框 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013202262283U CN203218254U (zh) | 2013-04-28 | 2013-04-28 | 一种dip封装芯片多排阵列铁基引线框 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203218254U true CN203218254U (zh) | 2013-09-25 |
Family
ID=49207767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013202262283U Expired - Lifetime CN203218254U (zh) | 2013-04-28 | 2013-04-28 | 一种dip封装芯片多排阵列铁基引线框 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203218254U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106229271A (zh) * | 2016-08-22 | 2016-12-14 | 四川明泰电子科技有限公司 | 一种dip多芯片封装引线框及其封装方法 |
-
2013
- 2013-04-28 CN CN2013202262283U patent/CN203218254U/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106229271A (zh) * | 2016-08-22 | 2016-12-14 | 四川明泰电子科技有限公司 | 一种dip多芯片封装引线框及其封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203588605U (zh) | 二次压模二次切割封装的led点阵模块 | |
| CN203218254U (zh) | 一种dip封装芯片多排阵列铁基引线框 | |
| CN103811456A (zh) | 多芯片dip封装结构 | |
| US20120273931A1 (en) | Integrated circuit chip package and manufacturing method thereof | |
| CN205303458U (zh) | 一种对插型to220f封装引线框架 | |
| CN202712172U (zh) | 一种多芯片双基岛的sop封装结构 | |
| CN201364895Y (zh) | 高散热性的半导体封装器件 | |
| CN203812871U (zh) | 多芯片dip封装结构 | |
| CN203826369U (zh) | 一种半导体引线框架 | |
| CN104253103A (zh) | 交错管脚的引线框架结构以及半导体器件制造方法 | |
| CN201829483U (zh) | 倒装薄的四边无引线封装的引线框及其封装结构 | |
| CN204668297U (zh) | 一种矩阵列smbf引线框架 | |
| CN201838575U (zh) | 倒装薄小外形封装的引线框及其封装结构 | |
| CN202259261U (zh) | 一种含有热沉的引线框架 | |
| CN204271072U (zh) | 引线框架封装结构 | |
| CN203812869U (zh) | 多芯片sop封装结构 | |
| CN202423266U (zh) | 一种idf型大矩阵sop14引线框结构 | |
| CN202231006U (zh) | Sma集成电路冲切成型产品及sma多排引线框架 | |
| CN202394948U (zh) | 一种新的半导体引线框架 | |
| CN203339154U (zh) | 交错管脚的引线框架结构 | |
| CN202352658U (zh) | 一种新的半导体封装引线框架 | |
| CN202423270U (zh) | 集成电路引线框架 | |
| CN202957237U (zh) | 一种芯片封装结构 | |
| CN202816930U (zh) | 一种msop8封装的引线框架结构 | |
| CN202150453U (zh) | 一种双扁平无载体无引线内引脚交错型ic芯片封装件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of utility model: Multi-row array iron-based lead frame of DIP packaging chip Effective date of registration: 20190507 Granted publication date: 20130925 Pledgee: China Postal Savings Bank Limited by Share Ltd. Suining Sui branch Pledgor: SICHUAN MOUNTEK ELECTRONIC TECHNOLOGY CO.,LTD. Registration number: 2019510000053 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 629000 No.11, Dequan road Microelectronics Industrial Park, Suining Economic Development Zone, Sichuan Province Patentee after: Sichuan Mingtai Microelectronics Technology Co.,Ltd. Address before: 629000 No.11, Dequan road Microelectronics Industrial Park, Suining Economic Development Zone, Sichuan Province Patentee before: SICHUAN MOUNTEK ELECTRONIC TECHNOLOGY CO.,LTD. |
|
| CP01 | Change in the name or title of a patent holder | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20220328 Granted publication date: 20130925 Pledgee: China Postal Savings Bank Limited by Share Ltd. Suining Sui branch Pledgor: SICHUAN MOUNTEK ELECTRONIC TECHNOLOGY CO.,LTD. Registration number: 2019510000053 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| CX01 | Expiry of patent term |
Granted publication date: 20130925 |
|
| CX01 | Expiry of patent term |