CN203103303U - 一种阵列基板及显示装置 - Google Patents
一种阵列基板及显示装置 Download PDFInfo
- Publication number
- CN203103303U CN203103303U CN 201320063849 CN201320063849U CN203103303U CN 203103303 U CN203103303 U CN 203103303U CN 201320063849 CN201320063849 CN 201320063849 CN 201320063849 U CN201320063849 U CN 201320063849U CN 203103303 U CN203103303 U CN 203103303U
- Authority
- CN
- China
- Prior art keywords
- layer
- transparency conducting
- conducting layer
- passivation layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本实用新型涉及平板显示技术领域,公开了一种阵列基板及显示装置。所述阵列基板包括:基板以及设置在基板上的多个静电放电短路环,所述每个静电放电短路环包括栅极、栅极绝缘层、有源层、源极、漏极、钝化层,还包括:将栅极和漏极连接的透明导电层,且所述透明导电层位于所述钝化层的下方。本实用新型有益效果如下:通过将透明导电层设置在钝化层的下方,从而避免了透明导电层被显示装置内部的其他部件划伤,提高了阵列基板的安全性能,从而保证了显示装置的质量。
Description
技术领域
本实用新型涉及平板显示技术领域,尤其涉及到一种阵列基板及显示装置。
背景技术
在平板显示装置中,薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display,简称TFT-LCD)具有体积小、功耗低、制造成本相对较低和无辐射等特点,在当前的平板显示器市场占据了主导地位。
目前,TFT-LCD的显示模式主要有TN(Twisted Nematic,扭曲向列)模式、VA(Vertical Alignment,垂直取向)模式、IPS(In-Plane-Switching,平面方向转换)模式和AD-SDS(Advanced Super Dimension Switch,高级超维场转换技术,简称ADS)模式等。
其中,基于ADS模式的显示器通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质,具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹等优点。
如图1和图2所示,以现有的两种ADS模式的TFT-LCD阵列基板为例,均包括:基板10、设置在基板10上的静电放电短路环20和钝化层30,所述静电放电短路环20包括栅极22、有源层21、源极23、漏极24以及将栅极22和漏极24连接的透明导电层25,且透明导电层25位于所述钝化层30的上方。
现有技术的缺陷在于,随着显示装置的边框越来越窄,阵列基板周边的布线区域越来越窄,部件之间的间隔越来越小。在装配显示装置时,裸露在阵列基板最外面的透明导电层很容易被其他部件划伤,从而导致阵列基板的静电导电部分不能正常的工作,影响显示装置的质量。
实用新型内容
本实用新型提供了一种阵列基板及显示装置,用于避免阵列基板的静电导导电部分被损坏,从而提高显示装置的质量。
本实用新型一种阵列基板,包括:
基板以及设置在基板上的多个静电放电短路环,所述静电放电短路环包括栅极、栅极绝缘层、有源层、源极、漏极、钝化层,还包括:将栅极和漏极连接的透明导电层,且所述透明导电层位于所述钝化层的下方。
可选择的,所述的阵列基板还包括:所述透明导电层位于所述基板和所述栅极绝缘层之间并搭接在栅极上,所述栅极绝缘层具有过孔,所述透明导电层通过过孔与所述漏极连接。
可选择的,所述的阵列基板还包括:
设置在源极和漏极之上的第二钝化层;
设置在钝化层和第二钝化层之间的平坦化层,所述平坦化层和第二钝化层包括第一过孔和第二过孔;
所述透明导电层设置于所述平坦化层与所述钝化层之间,且所述透明导电层通过所述第一过孔与栅极连接,并通过所述第二过孔与漏极连接。
较佳的,所述平坦化层为树脂层。
本实用新型一种显示装置,包括上述任一项阵列基板。
本实用新型有益效果如下:通过将透明导电层设置在钝化层的下方,从而避免了透明导电层被显示装置内部的其他部件划伤,提高了阵列基板的安全性能,从而保证了显示装置的质量。
附图说明
图1为现有技术中ADS模式下阵列基板的结构示意图;
图2为现有技术中ADS模式下另一种阵列基板的结构示意图;
图3为本实用新型实施例提供的ADS模式下阵列基板的结构示意图;
图4为本实用新型实施例提供ADS模式下另一种阵列基板的结构示意图。
附图标记:
10-基板 20-静电放电短路环 21-有源层
22-栅极 23-源极 24-漏极
25-透明导电层 26-栅极绝缘层 30-钝化层
40-第二钝化层 50-平坦化层
具体实施方式
为了避免阵列基板的静电导导电部分被损坏,从而提高显示装置的质量。本实用新型实施例提供了一种阵列基板,通过将透明导电层设置到钝化层的下方,从而避免了透明导电层被显示装置中的其他部件的损坏。有效的避免了阵列基板被损坏,保证了显示装置的质量。为了使本实用新型的目的、技术方案更加清楚,以下举实施例对本实用新型作进一步详细说明。
如图3所示,图3为本实用新型实施例提供的阵列基板的结构示意图,以图3所示的阵列基板的放置方向为参考方向。
本实用新型实施例提供的阵列基板,包括:
基板10以及设置在基板10上的多个静电放电短路环20,所述静电放电短路环20包括栅极22、栅极绝缘层26、有源层21、源极23、漏极24、钝化层30,还包括:将栅极22和漏极24连接的透明导电层25,且所述透明导电层25位于所述钝化层30的下方。
在该实施例中,将透明导电层25设置在所述钝化层30的下方,从而使得透明导电层25得到钝化层30的保护,避免了透明导电层25被显示装置中的其他元器件划伤,提高了阵列基板的安全性能,从而保证了显示装置的质量。
所述阵列基板可以为顶栅基板也可以为底栅基板,所述阵列基板为底栅基板时,所述静电放电短路环20包括:设置在基板10上的栅极22,设置在栅极22上方的栅极绝缘层26,设置在栅极绝缘层26上方的有源层21,所述源极23和漏极24形成有源层21的沟道,所述透明导电层25将漏极24和栅极22连接。
在上述实施例中,为了便于生产,优选的,所述透明导电层25位于所述基板10和所述栅极绝缘层26之间并搭接在栅极22上,所述栅极绝缘层26具有过孔,所述透明导电层25通过过孔与所述漏极24连接。将透明导电层25设置在基板10上方,通过溅射工艺在基板10上形成沉积层,并通过光刻、刻蚀工艺得到所需的图案。便于透明导电层25的形成。
如图4所示,图4为本实用新型提供的ADS模式下的另一种阵列基板,包括基板10,在基板10上还可以进一步包括:设置源极23和漏极24上方的第二钝化层40;设置在钝化层30和第二钝化层40之间的平坦化层50,平坦化层50为树脂层;所述平坦化层50和第二钝化层40具有与所述栅极22和漏极24分别连通的第一过孔和第二过孔;所述透明导电层25设置于所述平坦化层50与所述第二钝化层40之间,且所述透明导电层25通过第一过孔与栅极22连接,并通过第二过孔与漏极24连接。
在上述实施例中,基板10可以选用不同材料制作的基板,可以为玻璃基板、树脂基板或塑料基板。
在上述实施例中,栅极绝缘层26具体可以为氧化硅层或氮化硅层。
所述导透明导电层25具体可以为氧化铟锡,具有良好的透过率和导电性能。
本实用新型实施例还提供了一种显示装置,其包括上述任意一种阵列基板。所述显示装置可以为:液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实用新型阵列基板通过以下制备方法制作:
在基板上形成栅极;
形成栅极绝缘层;
形成形成有源层、源极和漏极;
形成将栅极和漏极连接的透明导电层;
形成钝化层;
所述透明导电层位于所述钝化层之下。
具体的,图3所示实施例的阵列基板具体通过如下工艺制备:
步骤201、采用溅射工艺在基板上沉积栅金属层,通过光刻、刻蚀得到栅极22;
步骤202、采用溅射工艺在基板上沉积氧化铟锡,且使氧化铟锡与形成的栅极22连接,通过光刻、刻蚀得到透明导电层;
步骤203、采用等离子体增强化学气相沉积法在基板上沉积金属层,通过光刻、刻蚀形成栅极绝缘层;栅极绝缘层可以为氮化硅层或二氧化硅层;
步骤204、采用等离子体增强化学气相沉积法在形成的绝缘层上沉积半导体材料,通过光刻、刻蚀形成有源层;
步骤205、采用干刻工艺,在栅极绝缘层位于透明导电层的上方刻蚀出过孔;
步骤206、采用溅射工艺在形成的栅极绝缘层上沉积金属层,通过光刻、刻蚀形成源极和漏极;并使漏极通过过孔与透明导电层连接;
步骤207、采用等离子体增强化学气相沉积法形成钝化层。
图4所示实施例的阵列基板具体通过如下工艺制备:
步骤301、采用溅射工艺在基板上沉积栅金属层,通过光刻、刻蚀得到栅极22;
步骤302、采用等离子体增强化学气相沉积法在基板上沉积金属层,通过光刻、刻蚀形成栅极绝缘层,栅极绝缘层可以为氮化硅层或二氧化硅层;
步骤303、采用等离子体增强化学气相沉积法在形成的栅极绝缘层上沉积半导体材料,通过光刻、刻蚀形成有源层;
步骤304、采用溅射工艺在形成的栅极绝缘层上形成金属层,通过光刻、刻蚀得到源极和漏极;
步骤305、采用等离子体增强化学气相沉积法在栅极绝缘层和有源层上形成第二钝化层;
步骤306、采用涂敷的方式在第二钝化层上形成平坦化层;
步骤307、采用干刻工艺,在平坦化层和第二钝化层位于栅极上方位置上形成第一过孔、位于漏极上方位置上形成第二过孔;
步骤308、采用溅射工艺在形成的平坦化层上沉积氧化铟锡,并通过光刻、刻蚀得到透明导电层,形成的透明导电层通过步骤307形成的第一过孔与栅极连接,并通过第二过孔与漏极连接;
步骤309、采用等离子体增强化学气相沉积法在形成的平坦化层上形成钝化层。
可见通过上述工艺流程,可以便于形成透明导电层,位于透明导电层上方的钝化层可以很好的保护透明导电层,避免了透明导电层被显示装置内部的其他部件划伤。
显然,本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。
Claims (5)
1.一种阵列基板,包括基板以及设置在基板上的多个静电放电短路环,所述静电放电短路环包括栅极、栅极绝缘层、有源层、源极、漏极、钝化层,其特征在于,还包括:将栅极和漏极连接的透明导电层,且所述透明导电层位于所述钝化层的下方。
2.如权利要求1所述的阵列基板,其特征在于,所述透明导电层位于所述基板和所述栅极绝缘层之间并搭接在栅极上,所述栅极绝缘层具有过孔,所述透明导电层通过过孔与所述漏极连接。
3.如权利要求1所述的阵列基板,其特征在于,还包括:
设置在源极和漏极之上的第二钝化层;
设置在钝化层和第二钝化层之间的平坦化层,所述平坦化层和第二钝化层包括第一过孔和第二过孔;
所述透明导电层设置于所述平坦化层与所述钝化层之间,且所述透明导电层通过所述第一过孔与栅极连接,并通过所述第二过孔与漏极连接。
4.如权利要求3所述的阵列基板,其特征在于,所述平坦化层为树脂层。
5.一种显示装置,其特征在于,包括如权利要求1~4所述的任一项阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201320063849 CN203103303U (zh) | 2013-02-04 | 2013-02-04 | 一种阵列基板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201320063849 CN203103303U (zh) | 2013-02-04 | 2013-02-04 | 一种阵列基板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203103303U true CN203103303U (zh) | 2013-07-31 |
Family
ID=48854684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201320063849 Withdrawn - After Issue CN203103303U (zh) | 2013-02-04 | 2013-02-04 | 一种阵列基板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203103303U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103117285A (zh) * | 2013-02-04 | 2013-05-22 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板的制造方法 |
-
2013
- 2013-02-04 CN CN 201320063849 patent/CN203103303U/zh not_active Withdrawn - After Issue
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103117285A (zh) * | 2013-02-04 | 2013-05-22 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板的制造方法 |
CN103117285B (zh) * | 2013-02-04 | 2015-12-02 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板的制造方法 |
US9799642B2 (en) | 2013-02-04 | 2017-10-24 | Boe Technology Group Co., Ltd. | Array substrate, display device and manufacturing method of array substrate |
US10181465B2 (en) | 2013-02-04 | 2019-01-15 | Boe Technology Group Co., Ltd. | Array substrate, display device and manufacturing method of array substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103117285B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
CN103489824B (zh) | 一种阵列基板及其制备方法与显示装置 | |
CN103268878B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
CN102769040B (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
CN103676354B (zh) | 电极结构及制备方法、阵列基板及制备方法和显示装置 | |
CN106024706B (zh) | 阵列基板及其制作方法 | |
CN105470269A (zh) | Tft阵列基板及其制作方法 | |
CN103151359A (zh) | 一种显示装置、阵列基板及其制作方法 | |
CN102654703B (zh) | 一种阵列基板及其制造方法、以及显示设备 | |
CN103337497A (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN102723308B (zh) | 一种阵列基板及其制作方法和显示装置 | |
CN103048840B (zh) | 阵列基板及其制作方法、液晶显示面板和显示装置 | |
CN102629060B (zh) | 阵列基板及其制造方法、显示装置 | |
CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
CN103838044B (zh) | 基板及其制造方法、显示装置 | |
US10403761B2 (en) | Array substrate and manufacturing method thereof, and display device | |
CN103676390A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN103346159A (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN202126557U (zh) | 一种阵列基板 | |
CN103456747A (zh) | 阵列基板及其制作方法、显示装置 | |
CN203179887U (zh) | 一种阵列基板及显示装置 | |
CN104617039A (zh) | 阵列基板及其制作方法、显示装置 | |
CN203103303U (zh) | 一种阵列基板及显示装置 | |
CN102799038B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20130731 Effective date of abandoning: 20151202 |
|
C25 | Abandonment of patent right or utility model to avoid double patenting |