CN203055917U - 一种高效率肖特基芯片 - Google Patents

一种高效率肖特基芯片 Download PDF

Info

Publication number
CN203055917U
CN203055917U CN 201220731995 CN201220731995U CN203055917U CN 203055917 U CN203055917 U CN 203055917U CN 201220731995 CN201220731995 CN 201220731995 CN 201220731995 U CN201220731995 U CN 201220731995U CN 203055917 U CN203055917 U CN 203055917U
Authority
CN
China
Prior art keywords
schottky
groove
chip
efficiency
schottky chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201220731995
Other languages
English (en)
Inventor
关仕汉
吕新立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zibo Micro Commerical Components Corp
Original Assignee
Zibo Micro Commerical Components Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zibo Micro Commerical Components Corp filed Critical Zibo Micro Commerical Components Corp
Priority to CN 201220731995 priority Critical patent/CN203055917U/zh
Application granted granted Critical
Publication of CN203055917U publication Critical patent/CN203055917U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

一种高效率肖特基芯片，属于半导体器件制造技术领域。包括顶部金属层（1）、顶部金属层（1）下方的肖特基界面（5）、紧靠肖特基界面（5）下方的多晶硅（2）、多晶硅外周的第一沟槽（3）、下部的N型外延层N-EPI（6）和N型基片N+Substrate（7），其特征在于：在两相邻第一沟槽之间增设第二沟槽（4），使肖特基界面成为平面和沟槽相间隔的结构。与现有技术相比，具有提高肖特基芯片的通电效率，降低正向压降等优点。

Description

一种高效率肖特基芯片
技术领域
一种高效率肖特基芯片，属于半导体器件制造技术领域。具体涉及一种新型高效率肖特基二极管Schottky。
背景技术
传统N通道沟槽肖特基芯片只有一种沟槽，如图2所示，肖特基界面为平面状，肖特基界面下方是多晶硅，多晶硅的外周挖沟槽，该种肖特基界面通过电流面积小，通电效率低。
发明内容
本实用新型要解决的技术问题是：克服现有技术的不足，提供一种可以提高肖特基芯片的通电效率，降低正向压降的一种高效率肖特基芯片。
本实用新型解决其技术问题所采用的技术方案是：该一种高效率肖特基芯片，包括顶部金属层、顶部金属层下方的肖特基界面、紧靠肖特基界面下方的多晶硅、多晶硅外周的第一沟槽、下部的N型外延层N-EPI和N型基片N+Substrate，其特征在于：在两相邻第一沟槽之间增设第二沟槽，使肖特基界面成为平面和沟槽相间隔的结构。
所述的第二沟槽为方形槽，多个，每两个第一沟槽之间设置一个。
所述的第二沟槽的深度低于第一沟槽的深度。
与现有技术相比，本实用新型的高效率肖特基芯片的有益效果是：
在现有肖特基芯片两个第一沟槽中间增加一个第二沟槽， 在相等的肖特基芯片面积下肖特基界面得以增加，正向导通电流的能力加强，降低正向通电时的压降VF值，从而提升正向通电的效率15-30%。另第二沟槽的深度比第一沟槽浅，反向电压时第一沟槽的MOS空乏功能可以保护第二沟槽的肖特基界面，因而降低反向漏电流的损耗。
上述描述的是N通道高效率肖特基芯片，可以把N型与P型互换，则可适用在P通道高效率肖特基芯片的结构并达到相应的效果。
附图说明
图1是高效率肖特基芯片结构示意图。
图2是现有技术肖特基芯片结构示意图。
其中：1、顶部金属层  2、多晶硅   3、第一沟槽   4、第二沟槽   5、肖特基界面   6、N型外延层N-EPI    7、  N型基片N+Substrate。
具体实施方式
图1是本实用新型的最佳实施例，下面结合附图1对本实用新型的高效率肖特基芯片做进一步描述。
该一种高效率肖特基芯片，由顶部金属层1、多晶硅2、第一沟槽3、第二沟槽 4、肖特基界面5、N型外延层N-EPI 6和N型基片N+Substrate7组成。顶部金属层1下方为肖特基界面5、多晶硅2紧靠在肖特基界面5下方，所述的第二沟槽4为方形沟槽，多个，每两个第一沟槽3之间设置一个，第一沟槽3环绕多晶硅两侧和下部，下部为N型外延层N-EPI 6和N型基片N+Substrate7。所述的第二沟槽4的深度低于第一沟槽3的深度。
在现有技术肖特基晶粒制作中，在多晶硅2外周挖的两个第一沟槽3中间再挖一个第二沟槽4, 第二沟槽4的表面形成额外的肖特基界面，因此，在相等的肖特基芯片面积中肖特基界面5得以增加，正向导通电流的能力加强，降低正向通电时的压降VF值，从而提升正向通电的效率15-30%。另第二沟槽4的深度比第一沟槽3浅，反向电压时第一沟槽3的MOS空乏功能可以保护第二沟槽4的肖特基界面，因而降低反向漏电流的损耗。
以上所述，仅是本实用新型的较佳实施例而已，并非是对本实用新型作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本实用新型技术方案内容,依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本实用新型技术方案的保护范围。

Claims (3)

1.一种高效率肖特基芯片，包括顶部金属层（1）、顶部金属层（1）下方的肖特基界面（5）、紧靠肖特基界面（5）下方的多晶硅（2）、多晶硅外周的第一沟槽（3）、下部的N型外延层N-EPI（6）和N型基片N+Substrate（7），其特征在于：在两相邻第一沟槽之间增设第二沟槽（4），使肖特基界面成为平面和沟槽相间隔的结构。
2.根据权利要求1所述的一种高效率肖特基芯片，其特征在于：所述的第二沟槽（4）为方形槽，每两个第一沟槽（3）之间设置一个。
3.根据权利要求1或2所述的一种高效率肖特基芯片，其特征在于：所述的第二沟槽（4）的深度低于第一沟槽（3）的深度。
CN 201220731995 2012-12-27 2012-12-27 一种高效率肖特基芯片 Expired - Fee Related CN203055917U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220731995 CN203055917U (zh) 2012-12-27 2012-12-27 一种高效率肖特基芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220731995 CN203055917U (zh) 2012-12-27 2012-12-27 一种高效率肖特基芯片

Publications (1)

Publication Number Publication Date
CN203055917U true CN203055917U (zh) 2013-07-10

Family

ID=48738841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220731995 Expired - Fee Related CN203055917U (zh) 2012-12-27 2012-12-27 一种高效率肖特基芯片

Country Status (1)

Country Link
CN (1) CN203055917U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456627A (zh) * 2013-08-28 2013-12-18 中航（重庆）微电子有限公司 一种复合型沟槽栅肖特基器件结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456627A (zh) * 2013-08-28 2013-12-18 中航（重庆）微电子有限公司 一种复合型沟槽栅肖特基器件结构及其制造方法
CN103456627B (zh) * 2013-08-28 2016-04-06 中航（重庆）微电子有限公司 一种复合型沟槽栅肖特基器件结构及其制造方法

Similar Documents

Publication Publication Date Title
CN205159322U (zh) 一种mosfet器件
CN205900555U (zh) 一种大导电面积高效率的沟槽式肖特基芯片
CN203644787U (zh) 一种优化栅n沟道vdmos功率器件
CN203351612U (zh) 肖特基二极管
CN104051546A (zh) 一种功率二极管及其制备方法
CN103022090A (zh) 一种高效率、高耐压肖特基芯片
CN203165902U (zh) 一种高效率、高耐压肖特基芯片
CN203055917U (zh) 一种高效率肖特基芯片
CN103730355B (zh) 一种超结结构的制造方法
CN104078517B (zh) 沟槽式肖特基半导体器件
CN203165900U (zh) 一种高耐压肖特基芯片
CN201749852U (zh) 快速超结纵向双扩散金属氧化物半导体管
CN205564757U (zh) 一种超低功耗半导体功率器件
CN103022137A (zh) 一种高效率肖特基芯片
CN203339171U (zh) 一种斜沟槽超势垒整流器件
CN103367396A (zh) 一种超级结肖特基半导体装置及其制备方法
CN203179885U (zh) 一种沟槽mosfet功率整流器件
CN202948935U (zh) 一种掩埋pn结势垒肖特基二极管
CN201741702U (zh) 网格保护结构肖特基二极管
CN103094100B (zh) 一种形成肖特基二极管的方法
CN205900548U (zh) 一种高效率碳化硅肖特基芯片
CN205900554U (zh) 一种具备高正向浪涌能力的沟槽式肖特基芯片
CN106206300A (zh) 垂直双扩散金属-氧化物半导体场效应晶体管及加工方法
CN203707138U (zh) Mosfet功率器件的终端结构
CN203983296U (zh) 沟槽式肖特基半导体器件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130710

Termination date: 20161227