CN202948922U - 一种cmos电路结构、oled及显示装置 - Google Patents
一种cmos电路结构、oled及显示装置 Download PDFInfo
- Publication number
- CN202948922U CN202948922U CN 201220687076 CN201220687076U CN202948922U CN 202948922 U CN202948922 U CN 202948922U CN 201220687076 CN201220687076 CN 201220687076 CN 201220687076 U CN201220687076 U CN 201220687076U CN 202948922 U CN202948922 U CN 202948922U
- Authority
- CN
- China
- Prior art keywords
- nmos
- pmos
- semiconductor layer
- cmos circuit
- circuit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本实用新型公开了一种CMOS电路结构、OLED及显示装置，在CMOS电路结构中PMOS区域为LTPS TFT结构，即使用P型掺杂多晶硅材料制备PMOS半导体层，NMOS区域为Oxide TFT结构，即使用氧化物材料制备NMOS半导体层，在NMOS区域使用氧化物材料代替现有的多晶硅材料制备NMOS半导体层，能够省去采用TLPS工艺时对NMOS区域的三次掺杂工艺，可以简化CMOS电路结构的制作流程，降低生产成本。并且，由于采用氧化物材料制作NMOS区域的NMOS半导体层，仅需要对PMOS区域的PMOS半导体层进行结晶化，也能延长激光管的使用寿命，降低生产成本。
Description
技术领域
本实用新型涉及电路制造技术领域，尤其涉及一种CMOS电路结构、OLED及显示装置。
背景技术
互补金属氧化物半导体（CMOS，Complementary Metal OxideSemiconductor）由P型沟道金属氧化物半导体（PMOS，Positive channel MetalOxide Semiconductor）和N型沟道金属氧化物半导体（NMOS，Negativechannel-Metal-Oxide-Semiconductor）共同构成。
目前，一般都是采用低温多晶硅（LTPS，Low Temperature Poly-silicon）技术分别制备CMOS电路中PMOS区域和NMOS区域的半导体层，其制备工艺相对复杂，具体工艺步骤如下：
步骤1：在衬底基板01之上，利用一次构图工艺形成位于PMOS区域A的PMOS半导体层02的图形，以及位于NMOS区域B的NMOS半导体层03的图形，如图1a所示；
其中，PMOS半导体层02和NMOS半导体层03的制备过程具体为：在衬底基板01上形成一层a-Si材料，经过激光晶化后形成的多晶硅材料，然后通过一次构图工艺利用多晶硅形成PMOS半导体层02和NMOS半导体层03的图形。
步骤2：在PMOS半导体层02和NMOS半导体层03上形成栅绝缘层04，并在栅绝缘层04上沉积栅极材料，通过一次构图工艺形成位于PMOS区域A内的PMOS栅极05的图形，以及位于NMOS区域B内的NMOS栅极06的图形，如图1b所示；
步骤3：对PMOS半导体层01进行P型离子掺杂，具体地，在NMOS栅极06上通过一次构图工艺形成覆盖NMOS区域B的掺杂阻挡层07的图形，如图1c；然后，对具有掺杂阻挡层07的衬底基板01注入P型离子，在PMOS半导体层01没有被PMOS栅极05遮挡的区域形成P型掺杂多晶硅，如图1d；在注入P型离子后，剥离掺杂阻挡层07。
步骤4：对NMOS半导体层02进行N型离子掺杂，其具体工艺和P型离子掺杂相同，在此不做详述；
步骤5：对NMOS半导体层依次进行LDD掺杂以及Ch掺杂工艺，由于LDD掺杂以及Ch掺杂工艺与P型离子掺杂工艺类似，在此不做详述；
步骤6：在PMOS栅极和NMOS栅极上利用一次构图工艺形成层间介质层08的图形，如图1e所示；
步骤7：在层间介质层08上利用一次构图工艺形成位于PMOS区域A内的PMOS源漏极09的图形，以及位于NMOS区域B内的NMOS源漏极10的图形，如图1f所示。
具体地，上述CMOS电路在应用于OLED面板时，在完成上述步骤1至步骤7后，还需要执行如下步骤：
步骤8：在PMOS源漏极09和NMOS源漏极10之上利用一次构图工艺形成钝化层11的图形，并在钝化层11上利用一次构图工艺形成平坦层12的图形，如图1g所示；
步骤9：在平坦层上利用一次构图工艺形成作为阳极的像素层的图形，该像素层与PMOS源漏极的源极或漏极电性相连，如图1h所示；
步骤10：在像素层上利用一次构图工艺形成像素限定层的图形，如图1i所示。
在上述利用LTPS工艺制备CMOS电路的过程中，需要使用至少10次以上的光刻胶掩膜板和至少4次以上的掺杂工艺（P型离子掺杂、N型离子掺杂、LDD掺杂以及Ch掺杂），制作流程复杂，生产成本较高，并且，在步骤1中需要将整层的a-Si材料激光结晶化，以得到多晶硅材料，长时间的激光结晶化过程会增加产品的生产成本，并且会降低激光管的使用寿命，也增加了生产成本。
实用新型内容
本实用新型实施例提供了一种CMOS电路结构、OLED及显示装置，用以优化现有技术中的CMOS电路结构并优化其制作工艺流程，降低生产成本。
本实用新型实施例提供的一种CMOS电路结构，具有PMOS区域和NMOS区域，包括：依次位于衬底基板之上的PMOS半导体层和NMOS半导体层、栅绝缘层、PMOS栅极和NMOS栅极、层间介质层、以及PMOS源漏极和NMOS源漏极，其中，
所述PMOS半导体层、PMOS栅极和PMOS源漏极位于PMOS区域内；所述PMOS半导体层由P型掺杂多晶硅材料制成；
所述NMOS半导体层、NMOS栅极和NMOS源漏极位于NMOS区域内；所述NMOS半导体层由氧化物材料制成。
本实用新型实施例提供的一种OLED，包括本实用新型实施例提供的CMOS电路结构。
本实用新型实施例提供的一种显示装置，包括本实用新型实施例提供的CMOS电路结构。
本实用新型实施例的有益效果包括：
本实用新型实施例提供的一种CMOS电路结构、OLED及显示装置，在CMOS电路结构中PMOS区域为LTPS TFT结构，即使用P型掺杂多晶硅材料制备PMOS半导体层，NMOS区域为Oxide TFT结构，即使用氧化物材料制备NMOS半导体层，在NMOS区域使用氧化物材料代替现有的多晶硅材料制备NMOS半导体层，能够省去采用TLPS工艺时对NMOS区域的三次掺杂工艺，可以简化CMOS电路结构的制作流程，降低生产成本。并且，由于采用氧化物材料制作NMOS区域的NMOS半导体层，仅需要对PMOS区域的PMOS半导体层进行结晶化，也能延长激光管的使用寿命，降低生产成本。
附图说明
图1a-图1i为使用TLPS方法制备传统的CMOS电路结构时各步骤的示意图；
图2为本实用新型实施例提供的CMOS电路结构的示意图；
图3为本实用新型实施例提供的CMOS电路结构的制备方法的流程图；
图4a-图4i为本实用新型实施例提供的在CMOS电路结构制备时各步骤的示意图。
具体实施方式
下面结合附图，对本实用新型实施例提供的CMOS电路结构、OLED及显示装置的具体实施方式进行详细地说明。
附图中各区域的形状和大小不反映CMOS电路结构的真实比例，目的只是示意说明本实用新型内容。
本实用新型实施例提供的一种CMOS电路结构，如图2所示，具有PMOS区域C和NMOS区域D，包括：依次位于衬底基板21之上的PMOS半导体层22和NMOS半导体层23、栅绝缘层24、PMOS栅极25和NMOS栅极26、层间介质层27、以及PMOS源漏极28和NMOS源漏极29，其中，
PMOS半导体层22、PMOS栅极25和PMOS源漏极28位于PMOS区域A内；PMOS半导体层22由P型掺杂多晶硅材料制成；
NMOS半导体层23、NMOS栅极26和NMOS源漏极29位于NMOS区域B内；NMOS半导体层23由氧化物材料制成。
具体地，如图2所示，PMOS源漏极28通过过孔与PMOS半导体层22连接；NMOS源漏极29通过过孔与NMOS半导体层23连接。
在本实用新型实施例提供的上述CMOS电路结构中，PMOS区域为LTPSTFT结构，即使用P型掺杂多晶硅材料制备PMOS半导体层，NMOS区域为Oxide TFT结构，即使用氧化物材料制备NMOS半导体层，在NMOS区域使用氧化物材料代替现有的多晶硅材料制备NMOS半导体层，能够省去采用TLPS工艺时对NMOS区域的三次掺杂工艺，可以简化CMOS电路结构的制作流程，降低生产成本。并且，由于采用氧化物材料制作NMOS区域的NMOS半导体层，仅需要对PMOS区域的PMOS半导体层进行结晶化，也能延长激光管的使用寿命，降低生产成本。
在具体实施时，制备NMOS半导体层23的氧化物材料可以使用铟镓氧化锌（IGZO）、氧化锌（ZnO）、氧化铟锌（IZO）、铟锡氧化锌（ITZO）等材料，在此不做限定。
进一步地，在上述CMOS电路结构中，为了避免采用氧化物材料制备的NMOS半导体层23直接和衬底基板21接触导致特性变差，如图2所示，还可以在下衬底基板21与PMOS半导体层22和NMOS半导体层23之间设置缓冲层30。
具体地，在本实用新型实施例提供的上述CMOS电路结构应用于OLED面板时，如图2所示，还可以包括以下膜层结构：
依次位于PMOS源漏极28和NMOS源漏极29之上的平坦层31、以及作为阳极的像素层32，像素层32通过过孔与PMOS源漏极29的源极或漏极电性相连。
在具体实施时，平坦层31可以由有机树脂材料制备。
进一步地，如图2所示，还可以包括：位于像素层32之上的像素限定层33，用于限定像素区域。
本实用新型实施例提供的上述CMOS电路结构可以应用于有源矩阵有机发光器件中，也可以应用于TFT-LCD中，在此不做限定。
基于同一实用新型构思，本实用新型实施例还提供了一种OLED，包括本实用新型实施例提供的上述CMOS电路结构，该OLED的实施可以参见上述CMOS电路结构的实施例，重复之处不再赘述。
基于同一实用新型构思，本实用新型实施例还提供了一种显示装置，包括本实用新型实施例提供的上述CMOS电路结构，该显示装置的实施可以参见上述CMOS电路结构的实施例，重复之处不再赘述。
具体地，该液晶显示装置可以为TN型、FFS型、IPS型或ADS型的LCD，OLED等显示装置。该显示装置也可以包括：OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
基于同一实用新型构思，本实用新型实施例还提供了一种上述CMOS电路结构的制备方法，如图3所示，具体包括如下步骤：
S301、在衬底基板21之上形成位于PMOS区域C的PMOS半导体层22的图形，以及位于NMOS区域D的NMOS半导体层23的图形，如图4a所示；其中，PMOS半导体层22由多晶硅材料制成，NMOS半导体层23由氧化物材料制成；
较佳地，在衬底基板21之上形成位于PMOS区域C的PMOS半导体层22的图形之前，如图4a所示，还可以在衬底基板21上先形成缓冲层30，以避免采用氧化物材料制备的NMOS半导体层23会直接和衬底基板21接触导致特性变差。
具体地，在衬底基板21之上形成位于PMOS区域C的PMOS半导体层22的图形的步骤，在具体实施时，可以先在衬底基板21上形成a-Si层的图形；然后，可以利用u-结晶化、激光退火、选择性激光烧结、金属诱导晶化（MIC:metal inducedcrystallization）、金属诱导横向结晶或连续粒状结晶硅的方式将a-Si层晶化形成PMOS半导体层22，由于上述结晶化的方式属于现有技术，在此不做详述。
具体地，在衬底基板21之上形成位于NMOS区域D的NMOS半导体层23的图形时，具体可以采用溅射、原子层沉积或金属有机化学气象沉积的方式形成该NMOS半导体层23，由于上述形成NMOS半导体层23的方式属于现有技术，在此不做详述。
S302、在PMOS半导体层22和NMOS半导体层23上形成栅绝缘层24，如图4b所示；
S303、在栅绝缘层24上形成位于PMOS区域C内的PMOS栅极25的图形，以及位于NMOS区域D内的NMOS栅极26的图形，如图4c所示；
S304、对PMOS半导体层22进行P型离子掺杂；
具体地，可以通过如下步骤实现：首先，在NMOS栅极26上形成覆盖NMOS区域D的掺杂阻挡层34的图形，如图4d所示；然后，对具有掺杂阻挡层34的衬底基板21注入P型离子，如图4e所示；在完成P型离子注入后，剥离掺杂阻挡层34。
S305、在PMOS栅极25和NMOS栅极26上形成层间介质层27的图形，如图4f所示；
S306、在层间介质层27上形成位于PMOS区域C内的PMOS源漏极28的图形，以及位于NMOS区域D内的NMOS源漏极29的图形，如图4g所示。
在具体实施时，上述CMOS电路在应用于OLED面板时，在完成上述步骤S301至步骤S306后，如图3所示，还需要执行如下步骤：
S307、在PMOS源漏极28和NMOS源漏极29之上形成平坦层31的图形，如图4h所示；
S308、在平坦层31上形成作为阳极的像素层32的图形，像素层32与PMOS源漏极28的源极或漏极电性相连，如图4i所示；
S309、在像素层32上形成像素限定层33的图形，如图2所示。
本实用新型实施例提供的一种CMOS电路结构、OLED及显示装置，在CMOS电路结构中PMOS区域为LTPS TFT结构，即使用P型掺杂多晶硅材料制备PMOS半导体层，NMOS区域为Oxide TFT结构，即使用氧化物材料制备NMOS半导体层，在NMOS区域使用氧化物材料代替现有的多晶硅材料制备NMOS半导体层，能够省去采用TLPS工艺时对NMOS区域的三次掺杂工艺，可以简化CMOS电路结构的制作流程，降低生产成本。并且，由于采用氧化物材料制作NMOS区域的NMOS半导体层，仅需要对PMOS区域的PMOS半导体层进行结晶化，也能延长激光管的使用寿命，降低生产成本。
显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
Claims (8)
1.一种CMOS电路结构，具有PMOS区域和NMOS区域，其特征在于，包括：依次位于衬底基板之上的PMOS半导体层和NMOS半导体层、栅绝缘层、PMOS栅极和NMOS栅极、层间介质层、以及PMOS源漏极和NMOS源漏极，其中，
所述PMOS半导体层、PMOS栅极和PMOS源漏极位于PMOS区域内；所述PMOS半导体层由P型掺杂多晶硅材料制成；
所述NMOS半导体层、NMOS栅极和NMOS源漏极位于NMOS区域内；所述NMOS半导体层由氧化物材料制成。
2.如权利要求1所述的CMOS电路结构，其特征在于，所述氧化物材料为铟镓氧化锌IGZO、氧化锌ZnO、氧化铟锌IZO、铟锡氧化锌ITZO。
3.如权利要求1所述的CMOS电路结构，其特征在于，还包括：位于所述衬底基板与所述PMOS半导体层和NMOS半导体层之间的缓冲层。
4.如权利要求1所述的CMOS电路结构，其特征在于，所述PMOS源漏极通过过孔与所述PMOS半导体层连接；所述NMOS源漏极通过过孔与所述NMOS半导体层连接。
5.如权利要求1-4任一项所述的CMOS电路结构，其特征在于，还包括：依次位于所述PMOS源漏极和NMOS源漏极之上的平坦层、以及作为阳极的像素层，所述像素层通过过孔与所述PMOS源漏极的源极或漏极电性相连。
6.如权利要求5所述的CMOS电路结构，其特征在于，还包括：位于所述像素层之上的像素限定层。
7.一种OLED，其特征在于，包括如权利要求1-6任一项所述的CMOS电路结构。
8.一种显示装置，其特征在于，包括如权利要求1-6任一项所述的CMOS电路结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220687076 CN202948922U (zh) | 2012-12-12 | 2012-12-12 | 一种cmos电路结构、oled及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220687076 CN202948922U (zh) | 2012-12-12 | 2012-12-12 | 一种cmos电路结构、oled及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202948922U true CN202948922U (zh) | 2013-05-22 |
Family
ID=48424611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220687076 Expired - Lifetime CN202948922U (zh) | 2012-12-12 | 2012-12-12 | 一种cmos电路结构、oled及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202948922U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000631A (zh) * | 2012-12-12 | 2013-03-27 | 京东方科技集团股份有限公司 | 一种cmos电路结构、其制备方法及显示装置 |
| CN108231795A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 阵列基板、制作方法、显示面板及显示装置 |
-
2012
- 2012-12-12 CN CN 201220687076 patent/CN202948922U/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000631A (zh) * | 2012-12-12 | 2013-03-27 | 京东方科技集团股份有限公司 | 一种cmos电路结构、其制备方法及显示装置 |
| CN108231795A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 阵列基板、制作方法、显示面板及显示装置 |
| CN108231795B (zh) * | 2018-01-02 | 2020-06-30 | 京东方科技集团股份有限公司 | 阵列基板、制作方法、显示面板及显示装置 |
| US10895774B2 (en) | 2018-01-02 | 2021-01-19 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method, display panel and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103000632B (zh) | 一种cmos电路结构、其制备方法及显示装置 | |
| US10895774B2 (en) | Array substrate, manufacturing method, display panel and display device | |
| CN202631914U (zh) | 一种阵列基板及显示装置 | |
| CN103151388B (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN103295962A (zh) | 阵列基板及其制作方法，显示装置 | |
| CN104409512A (zh) | 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法 | |
| EP2736077A1 (en) | Array substrate and method for fabricating array substrate, and display device | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| CN103000631A (zh) | 一种cmos电路结构、其制备方法及显示装置 | |
| CN105489552A (zh) | Ltps阵列基板的制作方法 | |
| CN103765494A (zh) | 显示装置及其制造方法 | |
| CN203521413U (zh) | 一种阵列基板及显示装置 | |
| US10403756B2 (en) | Thin-film transistor (TFT) and manufacturing method thereof, array substrate and manufacturing method thereof, and display device | |
| CN105470197A (zh) | 低温多晶硅阵列基板的制作方法 | |
| CN103022145A (zh) | 阵列基板、显示装置及制备方法 | |
| CN106252362A (zh) | 一种阵列基板及其制备方法 | |
| CN102709283B (zh) | 低温多晶硅薄膜晶体管阵列基板及其制作方法 | |
| CN104599959A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN104733323A (zh) | 一种低温多晶硅薄膜晶体管的制造方法 | |
| CN104091809A (zh) | 一种阵列基板、其制备方法、液晶显示屏及显示装置 | |
| CN105702586A (zh) | 一种薄膜晶体管、阵列基板、其制作方法及显示装置 | |
| CN202948922U (zh) | 一种cmos电路结构、oled及显示装置 | |
| CN104681491A (zh) | Cmos电路结构、其制作方法、显示基板及显示装置 | |
| CN104167447A (zh) | 一种薄膜晶体管及其制备方法、显示基板和显示设备 | |
| CN104157610A (zh) | 氧化物半导体tft基板的制作方法及其结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20130522 |
|
| CX01 | Expiry of patent term |