CN202904291U - 一种双极性归零码编解码及收发装置 - Google Patents
一种双极性归零码编解码及收发装置 Download PDFInfo
- Publication number
- CN202904291U CN202904291U CN 201220610335 CN201220610335U CN202904291U CN 202904291 U CN202904291 U CN 202904291U CN 201220610335 CN201220610335 CN 201220610335 CN 201220610335 U CN201220610335 U CN 201220610335U CN 202904291 U CN202904291 U CN 202904291U
- Authority
- CN
- China
- Prior art keywords
- decoding
- encoding
- unit
- bipolarity
- return
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本实用新型公开了一种双极性归零码编解码及收发装置，包括依次连接的解码接收模块、编解码处理模块和编码发送模块，所述编解码处理模块包括单片机单元，所述编码发送模块包括同步触发单元，所述单片机单元生成编码时钟信号输出至所述同步触发单元的触发驱动端。本实用新型可选用高速AVR等系列单片机，芯片功能集成度高，可替代并改进复杂的硬件设计，减少了硬件数量和体积，方便设计调试，并大大缩短了设计和调试时间，提高了系统的可靠性，适用于测井系统的数据传输。
Description
技术领域
本实用新型涉及信息传输技术领域，特别是一种双极性归零码编解码及收发装置。
背景技术
测井技术发展到今天，已经发生了很大的变化：一是由模拟测井技术发展到了数字测井技术；二是由数字测井技术发展到了数控测井技术。近年来，测井系统中需要传送的数据信息量越来越大，为此必须解决数据的高速传输与正确接收两个问题，如相关编码技术、缆芯多路复用技术、基带均衡技术等用以提高数据传输速率和降低误码率。在测井数据传输系统中，由于双极性归零码既能提供足够的定时分量，又无直流漂移，编码过程相对简单，因而双极性归零码是测井数据传输中常用的编码方式之一。
目前，传统的双极性归零码的编解码一般采用专用芯片电路实现，数据的串/并转换和信号的合成都通过硬件电路实现。但电路时序比较复杂，实现编解码器和单片机的接口需要添加大量的逻辑电路，给电路设计和调试带来很多困难。
实用新型内容
本实用新型为解决公知技术中存在的技术问题而提供一种构造简单便于调试的一种双极性归零码编解码及收发装置。
本实用新型为解决公知技术中存在的技术问题所采取的技术方案是：一种双极性归零码编解码及收发装置，包括依次连接的解码接收模块、编解码处理模块和编码发送模块，所述编解码处理模块包括单片机单元，所述编码发送模块包括同步触发单元，所述单片机单元生成编码时钟信号输出至所述同步触发单元的触发驱动端。
所述单片机单元包括CPU、输入/输出端口和多个定时/计数器，所述单片机单元还包括与所述定时/计数器一一对应的计数寄存器、输出比较寄存器和比较器，所述计数寄存器存储所述定时/计数器的计数值并输出计数值至所述比较器，所述输出比较寄存器存储所述定时/计数器的设定值并输出设定值至所述比较器，所述比较器在计数值和设定值数据匹配相等时产生一个中断申请信号至所述CPU，并输出信号至所述输入/输出端口生成编码时钟信号，所述输入/输出端口与所述解码接收模块和所述编码发送模块相连。
所述编码发送模块还包括驱动单元，所述驱动单元包括第一运算放大器U14以及由第一三极管Q1和第二三极管Q2组成的互补推挽电路，所述同步触发单元的输出端与所述第一运算放大器U14的输入端相连，所述第一运算放大器U14的输出端分别与所述第一三极管Q1的基极和所述第二三极管Q2的基极相连。
所述解码接收模块包括依次连接的去干扰电路、放大电路和TTL电平输出电路。
所述去干扰电路包括依次连接的分压电路和滤噪电路，所述分压电路包括串联的多个电阻，所述滤噪电路包括两个反向并联的第一二极管D1和第二二极管D2，所述滤噪电路的输出与所述放大电路的输入端相连。
所述放大电路包括第二运算放大器U15。
所述TTL电平输出电路包括反相器U16、第三二极管D3、第四二极管D4和第三三极管Q3，所述放大电路的输出端与所述反相器的输入端及所述第三二极管D3的P极相连，所述反相器的输出端正向串接所述第四二极管D4后与所述第三二极管D3的N极相连，共同输出信号至所述第三三极管Q3的基极，所述第三三极管Q3的集电极输出TTL电平信号。
所述单片机单元包括AVR系列单片机。
所述同步触发单元包括双D触发器。
所述双D触发器为74HC74型触发器。
本实用新型具有的优点和积极效果是：本实用新型由单片机，双D触发器构成的同步触发电路和运算放大器等组成，单片机内部集成了定时/计数器和比较器，定时/计数器和比较器在时间匹配后可以触发单片机的输入/输出端口的引脚翻转，从而产生编码时钟，该编码时钟触发后级的双D触发器，从而产生双极性归零信号，可以消除电缆分布电容的影响；采用单片机加上同步触发电路来完成双极性归零码的编码操作；采用单片机数字锁相技术来实现解码操作；本实用新型可选用高速AVR等系列单片机，芯片功能集成度高，可替代并改进复杂的硬件设计，减少了硬件数量和体积，方便设计调试，并大大缩短了设计和调试时间，提高了系统的可靠性。
附图说明
图1为本实用新型的结构框图；
图2为双极性归零码波形图；
图3为编码发送模块的电路原理图；
图4为编码发送模块工作波形时序图；
图5为解码接收模块的电路原理图；
图6为解码接收模块工作波形时序图。
图中：Q1～Q3为第一至第三三极管；D1～D4为第一至第四二极管；R6～R20为电阻；U13A～U13B为D触发器；U14～U15为第一至第二运算放大器；U16为反相器；C1为电容；PB0、PD6、PD7、INT0为输入/输出端口引脚。
具体实施方式
为能进一步了解本实用新型的发明内容、特点及功效，兹例举以下实施例，并配合附图详细说明如下：
请参阅图1～图2，一种双极性归零码编解码及收发装置，包括依次连接的解码接收模块、编解码处理模块和编码发送模块，所述编解码处理模块包括单片机单元，所述编码发送模块包括同步触发单元，所述单片机单元生成编码时钟信号输出至所述同步触发单元的触发驱动端。
所述单片机单元可包括CPU、输入/输出端口和多个定时/计数器，所述单片机单元还可包括与所述定时/计数器一一对应的计数寄存器、输出比较寄存器和比较器，所述计数寄存器存储所述定时/计数器的计数值并输出计数值至所述比较器，所述输出比较寄存器存储所述定时/计数器的设定值并输出设定值至所述比较器，所述比较器在计数值和设定值数据匹配相等时产生一个中断申请信号至所述CPU，并输出信号至所述输入/输出端口生成编码时钟信号，所述输入/输出端口与所述解码接收模块和所述编码发送模块相连。
在单片机内部集成了定时/计数器和比较器，比较器在时间数据匹配时输出信号触发输入/输出端口的引脚翻转，从而产生编码时钟信号，该编码时钟信号触发后级的双D触发器，从而产生双极性归零信号。
其中，可选取定时/计数器0及相对应的计数寄存器、输出比较寄存器和比较器，用于生成编码时钟信号等信号，可选取定时/计数器1及相对应的计数寄存器、输出比较寄存器和比较器用于生成中断申请信号等信号。
如图2所示，为一个双极性归零码波形示意图。从图中可以看出，二进制的数字“0”编码后的信号为0，占1个时钟周期；二进制的数字“1”编码后的信号由两部分组成，各占半个时钟周期，前半个周期为“正电平信号”或“负电平信号”，后半个周期为“0电平信号”。相邻两个二进制数字“1”编码后的电平信号为反极性的，因此定义为“双极性归零制编码方式”。为了解码时的同步，编码发送的第一个数字位必须是二进制逻辑“1”。下发命令和上行数据的编码方式相同。
请参见图3～图4，所述编码发送模块还可包括驱动单元，所述驱动单元可包括第一运算放大器U14以及由第一三极管Q1和第二三极管Q2组成的互补推挽电路，所述同步触发单元的输出端与所述第一运算放大器U14的输入端相连，所述第一运算放大器U14的输出端分别与所述第一三极管Q1的基极和第二三极管Q2的基极相连。
D触发器U13A、U13B组成双D触发器，用来使B，C处产生同步脉冲。在实际工作中，单片机先后从输入/输出端口的引脚PD7和PB0输出相应电平，最后在PD6输出一个高脉冲，把两个引脚的电平同时锁入双D触发器，要发送的信号经双D触发器输出后进入驱动级，驱动级由运算放大器U14和三极管Q1，Q2组成，驱动级有两个功能：把单极性脉冲变成双极性脉冲；对脉冲进行功率放大，由三极管组成的互补推挽电路实现。
图3中A，B，C三点的工作波形如图4所示：选择单片机的一个定时/计数器及相对应的计数寄存器、输出比较寄存器和比较器，用来生成编码时钟信号，由CPU写入相应的设定值来调整波特率。这里选择定时/计数器0，定时/计数器0采用CTC工作方式，即比较匹配时计数器清零。由CPU控制定时/计数器0的数值从零开始增加，并寄存在相应的计数寄存器内，该计数寄存器存储的计数值与对应的输出比较寄存器存储的设定值均输入至对应的比较器，直到该比较器在数据匹配相等时，即计数寄存器存储的计数值等于输出比较寄存器存储的设定值时清零。这时，单片机的输入/输出端口接到信号，触发引脚翻转即翻转PD6引脚电平，并触发匹配中断处理程序。从图4的波形可以看出定时器的比较匹配周期应该等于发送波特率的四倍。即在PD6得到一个占空比为50%，频率为编码波特率四倍的方波，形成编码时钟信号。
在单片机中，设置定时/计数器0工作在CTC工作模式，匹配时触发引脚电平翻转。当要发送数据时，首先要置位输入/输出端口的PD7、PB0的引脚状态，使其与要发送的第一个数据位对应。比较匹配中断发生时，PD6引脚电平发生跳变，当发生的是上升沿跳变时，引脚PD7、PB0电平存入双D触发器。如果是下跳沿中断，则改写PD7、PB0引脚电平，准备下一个上跳沿到来时锁存数据。
请参见图5～图6，所述解码接收模块可包括依次连接的去干扰电路、放大电路和TTL电平输出电路。
所述去干扰电路可包括依次连接的分压电路和滤噪电路，所述分压电路可包括串联的电阻R11和电阻R12，所述滤噪电路可包括两个反向并联的第一二极管D1和第二二极管D2，所述滤噪电路的输出端与所述放大电路的输入端相连。
所述放大电路可包括第二运算放大器U15。
所述TTL电平输出电路可包括反相器U16、第三二极管D3、第四二极管D4和第三三极管Q3，所述放大电路的输出端与所述反相器的输入端及所述第三二极管D3的P极相连，所述反相器的输出端正向串接所述第四二极管D4后与所述第三二极管D3的N极相连，共同输出信号至所述第三三极管Q3的基极，所述第三三极管Q3的集电极输出TTL电平信号。
如图5所示，D1，D2为两个反向并联的二极管，用来消除0.7V以下的干扰。电阻R11，R12构成分压电路，减小PCM信号等接收信号的幅值，为了更好的去除干扰。B处的信号是去除干扰后的PCM信号，经U15放大后的C点信号是双极性的：当为正时，信号可以通过D3；当C点为负时，信号不能通过D3，但经U16反相器组成的反相电路后输出为正，于是可以通过D4。这样在D点就得到了只有零和正两种电平的信号，最后经过三极管Q3，形成单片机可以接受的TTL电平信号，由输入/输出端口的INT0引脚送入，接收双极性归零码信号时，将双极性归零码调整为TTL信号，进入单片机中断引脚。每中断一次，可调整一次接收时钟的时间值，从而实现了数字锁相功能。每接收到一个1个中断，调整一次接收时间，消除累计误差。
这一部分电路的主要工作点波形如图6所示。
解码接收模块的输出连接单片机的输入/输出端口的INT0引脚，该引脚触发INT0外部中断处理程序。选定时/计数器1用来做解码定时器，该定时/计数器1也工作于CTC模式，由CPU控制定时/计数器1的数值从零开始增加，并寄存在相应的计数寄存器内，该计数寄存器存储的计数值与对应的输出比较寄存器存储的设定值均输入至对应的比较器，直到该比较器在数据匹配相等时，即计数寄存器存储的计数值等于输出比较寄存器存储的设定值时清零。由CPU写入相应的设定值来调整波特率,将比较匹配周期调整为双极性归零码一个位的时间。在外部中断处理程序中，重新设定定时/计数器1的值，使其距下次比较匹配时的时间为1/4位周期，即下次匹配时正好是脉冲的中间位置，实现了数字锁相。在比较匹配中断程序中读取解码数据。
上述的单片机单元可选AVR系列单片机，上述的同步触发单元可包括双D触发器，D触发器可选择74HC74触发器。
尽管上面结合附图对本实用新型的优选实施例进行了描述，但是本实用新型并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，并不是限制性的，本领域的普通技术人员在本实用新型的启示下，在不脱离本实用新型宗旨和权利要求所保护的范围情况下，还可以做出很多形式，这些均属于本实用新型的保护范围之内。
Claims (10)
1.一种双极性归零码编解码及收发装置，其特征在于，包括依次连接的解码接收模块、编解码处理模块和编码发送模块，所述编解码处理模块包括单片机单元，所述编码发送模块包括同步触发单元，所述单片机单元生成编码时钟信号输出至所述同步触发单元的触发驱动端。
2.根据权利要求1所述的双极性归零码编解码及收发装置，其特征在于，所述单片机单元包括CPU、输入/输出端口和多个定时/计数器，所述单片机单元还包括与所述定时/计数器一一对应的计数寄存器、输出比较寄存器和比较器，所述计数寄存器存储所述定时/计数器的计数值并输出计数值至所述比较器,所述输出比较寄存器存储所述定时/计数器的设定值并输出设定值至所述比较器，所述比较器在计数值和设定值数据匹配相等时产生一个中断申请信号至所述CPU，并输出信号至所述输入/输出端口生成编码时钟信号，所述输入/输出端口与所述解码接收模块和所述编码发送模块相连。
3.根据权利要求1或2所述的双极性归零码编解码及收发装置，其特征在于，所述编码发送模块还包括驱动单元，所述驱动单元包括第一运算放大器（U14）以及由第一三极管（Q1）和第二三极管（Q2）组成的互补推挽电路，所述同步触发单元的输出端与所述第一运算放大器（U14）的输入端相连，所述第一运算放大器（U14）的输出端分别与所述第一三极管（Q1）的基极和所述第二三极管（Q2）的基极相连。
4.根据权利要求1或2所述的双极性归零码编解码及收发装置，其特征在于，所述解码接收模块包括依次连接的去干扰电路、放大电路和TTL电平输出电路。
5.根据权利要求4所述的双极性归零码编解码及收发装置，其特征在于，所述去干扰电路包括依次连接的分压电路和滤噪电路，所述分压电路包括串联的多个电阻，所述滤噪电路包括两个反向并联的第一二极管（D1）和第二二极管（D2），所述滤噪电路的输出与所述放大电路的输入端相连。
6.根据权利要求4所述的双极性归零码编解码及收发装置，其特征在于，所述放大电路包括第二运算放大器(U15)。
7.根据权利要求4所述的双极性归零码编解码及收发装置，其特征在于，所述TTL电平输出电路包括反相器(U16)、第三二极管（D3）、第四二极管（D4）和第三三极管（Q3），所述放大电路的输出端与所述反相器的输入端及所述第三二极管（D3）的P极相连，所述反相器的输出端正向串接所述第四二极管（D4）后与所述第三二极管（D3）的N极相连，共同输出信号至所述第三三极管（Q3）的基极，所述第三三极管（Q3）的集电极输出TTL电平信号。
8.根据权利要求1或2所述的双极性归零码编解码及收发装置，其特征在于，所述单片机单元包括AVR系列单片机。
9.根据权利要求1或2所述的双极性归零码编解码及收发装置，其特征在于，所述同步触发单元包括双D触发器。
10.根据权利要求9所述的双极性归零码编解码及收发装置，其特征在于，所述双D触发器为74HC74型触发器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220610335 CN202904291U (zh) | 2012-11-16 | 2012-11-16 | 一种双极性归零码编解码及收发装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220610335 CN202904291U (zh) | 2012-11-16 | 2012-11-16 | 一种双极性归零码编解码及收发装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202904291U true CN202904291U (zh) | 2013-04-24 |
Family
ID=48124939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220610335 Expired - Fee Related CN202904291U (zh) | 2012-11-16 | 2012-11-16 | 一种双极性归零码编解码及收发装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202904291U (zh) |
-
2012
- 2012-11-16 CN CN 201220610335 patent/CN202904291U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106105123B (zh) | 用于发送时钟嵌入式向量信令码的方法和系统 | |
| Fang et al. | Design and simulation of UART serial communication module based on VHDL | |
| CN1941675B (zh) | 收发装置以及发送装置和接收装置 | |
| CN100571116C (zh) | 一种数据时钟恢复电路 | |
| CN1171398C (zh) | 集成电路之间的串行数据通信 | |
| US8798175B2 (en) | Communicating with a self-clocking amplitude modulated signal | |
| CN102843166B (zh) | 一种曼彻斯特码井下长距离传输装置及方法 | |
| CN102340316A (zh) | 基于fpga的微型空间过采样直流平衡串行解串器 | |
| CN101247128A (zh) | 带同步时钟的脉宽调制式光纤通信编码/解码方法及电路 | |
| CN108494433B (zh) | 一种单线通信方法及其电路实现 | |
| CN102611447A (zh) | 一种基于fpga的加噪信号同步时钟提取装置 | |
| CN101257464A (zh) | 用于差分信号传输接收器的电路和方法 | |
| CN105591645B (zh) | 一种多级串并转换电路 | |
| CN100367256C (zh) | 高速sata接口数据恢复和串并转换的方法及电路模块 | |
| CN202904291U (zh) | 一种双极性归零码编解码及收发装置 | |
| CN101964657B (zh) | 低功耗usb电路 | |
| CN201426113Y (zh) | 用于智能家居电子设备的数字信号滤波整形电路 | |
| CN105515614A (zh) | 一种用于电力线载波通信的信道级联编解码方法及其装置 | |
| CN104895555A (zh) | 测井深度实时校正高精度深度间隔发生装置及方法 | |
| CN205647461U (zh) | 一种具有电荷泄放的共模抑制网络滤波器 | |
| CN104253621A (zh) | 数据接收器及数据接收方法 | |
| US20050259772A1 (en) | Circuit arrangement and method to provide error detection for multi-level analog signals, including 3-level pulse amplitude modulation (PAM-3) signals | |
| CN202586998U (zh) | 一种基于fpga的加噪信号同步时钟提取装置 | |
| CN110825683A (zh) | 动态可重构高速串行总线的数据采集装置与方法 | |
| CN201804327U (zh) | 一种通用串行接口电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130424 Termination date: 20151116 |
|
| EXPY | Termination of patent right or utility model |