CN202735722U - 新型plb总线的isa接口ip核 - Google Patents
新型plb总线的isa接口ip核 Download PDFInfo
- Publication number
- CN202735722U CN202735722U CN 201220394950 CN201220394950U CN202735722U CN 202735722 U CN202735722 U CN 202735722U CN 201220394950 CN201220394950 CN 201220394950 CN 201220394950 U CN201220394950 U CN 201220394950U CN 202735722 U CN202735722 U CN 202735722U
- Authority
- CN
- China
- Prior art keywords
- register
- isa
- bus
- plb
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
本实用新型涉及一种新型PLB总线的ISA接口IP核，其技术特点是：包括译码器、双口RAM、寄存器阵列、读写状态机和用户逻辑模块；译码器通过控制线与用户逻辑模块相连接，译码器通过地址线与双口RAM和寄存器阵列相连接；读写状态机的输入端与ISA总线相连接，读写状态机输出端与双口RAM相连接；寄存器阵列一端与ISA总线相连接，双口RAM和寄存器阵列的另一端分别通过双向数据线同用户逻辑模块相连接，用户逻辑模块的另一端同PLB总线相连接，所述的ISA总线与上位机控制单元相连接，PLB总线与CPU相连接。本实用新型通过ISA总线与上位机相连接并通过PLB总线与CPU相连接实现数据交互功能，具有控制逻辑简单、可靠性高、速度快、兼容性强以及易于扩展等特点。
Description
技术领域
本实用新型属于移动机器人领域，尤其是一种新型PLB总线的ISA接口IP核。
背景技术
在移动机器人领域，通常使用PC104控制电机或传感器。由于PC104自身的设计特点，其不能直接控制电机，因此，在PC104和电机之间的信息交互需要一个中间环节，这就是接口板。目前，通常使用微控制器（MCU）模块作为接口板，即：PC104+微控制器+电机（或传感器）的控制方式，这种控制方式存在的问题是：1、MCU的编程语言主要为C语言，以软逻辑实现，它通过顺序执行指令来实现特定功能，避免不了速度低的缺点；2、MCU在同一时间只能处理一条指令的特点也影响了它的应用，其只能用于一些算法的设计及简单的控制。综上所述，采用PC104+微控制器+电机（或传感器）的控制方式在复杂逻辑控制、并行高速、接口板可再用和可升级方面，实现起来都非常困难。
发明内容
本实用新型的目的在于克服现有技术的不足，提供一种设计合理、控制逻辑简单、速度快以及可维护性好的新型PLB总线的ISA接口IP核。
本实用新型解决其技术问题是采取以下技术方案实现的：
一种新型PLB总线的ISA接口IP核，包括译码器、双口RAM、寄存器阵列、读写状态机和用户逻辑模块；译码器通过控制线与用户逻辑模块相连接，译码器通过地址线与双口RAM和寄存器阵列相连接；读写状态机的输入端与ISA总线相连接，读写状态机输出端与双口RAM相连接；寄存器阵列一端与ISA总线相连接，双口RAM和寄存器阵列的另一端分别通过双向数据线同用户逻辑模块相连接，用户逻辑模块的另一端同PLB总线相连接，所述的ISA总线与上位机控制单元相连接，且PLB总线与CPU相连接，实现上位机控制单元和CPU之间的数据交互。
而且，所述的译码器、双口RAM、寄存器阵列、读写状态机、用户逻辑模块和逻辑判断模块嵌装在FPGA内。
而且，在FPGA内还包括一个逻辑判断模块，该逻辑判断模块的输入端与ISA总线的系统字节高位使能信号SBHE相连接，逻辑判断模块的输出端与ISA总线的16位片选信号IOCS16相连接，用于ISA总线16位数据处理的切换控制。
而且，所述的读写状态机与ISA总线相连接的信号为IO读写信号、DMA控制信号和时钟信号。
而且，所述的双口RAM存储如下寄存器数据：8个电机数据、4个编码器控制参数、2个传感器控制参数、8个电机状态数据、4个编码器数据和2个传感器数据。
而且，所述的寄存器阵列存储控制相关寄存器；所述的控制相关寄存器包括如下寄存器：开始执行电机命令端口寄存器、完成电机控制标志寄存器、中断控制寄存器和外部传感器控制端口寄存器。
而且，所述的中断控制寄存器支持上位机控制单元和PLB核之间的双向中断信号。
而且，所述的用户逻辑模块包括两个逻辑转换接口，一个逻辑转换接口用于双口RAM与CPU之间的数据寄存器的转换及传输，另一个逻辑转换接口用于寄存器阵列与CPU之间的控制相关寄存器的转换和传输。
而且，所述的上位机控制单元为PC104主板，CPU为基于MicroBlaze软核的CPU。
而且，所述的双口RAM为异步时钟存储。
本实用新型的优点和积极效果是：
1、本ISA接口IP核有效地将译码器、读写状态机、双口RAM、寄存器阵列及用户逻辑模块等集成在一起，一方面通过ISA总线与上位机控制单元PC104相连接，另一方面通过PLB总线与CPU相连接，可以方便地在各种工艺与结构之间转移,能够对功能加以裁剪以符合特定的应用,可配置IP参数包括译码器地址范围可变、中断控制器用途可变，寄存器数量可变，使能或禁止功能块可变等，实现了可再用、可重定目标以及可配置功能。
2、本ISA接口IP核嵌入在FPGA内并通过PLB总线与MicroBlaze软核或其它符合PLB规范的软核相连接，具有运行速度快、占用资源少、可配置性强等优点，能够自动响应软件和硬件中断，进行异常处理，通过外加控制逻辑，可以扩展外部中断；还可以协助上位机控制单元完成对计算机外设运行状态实时收集、存储器读写任务，减轻了上位机控制单元的运行负担和资源消耗，提高系统性能。
3、本ISA接口IP核所提供ISA接口并与上位机PC104主板相连接，其优势在于：PC104具有小尺寸、高可靠性、模块可自由扩展、低功耗、堆栈式连接（PC104系统在形式上采用了多个功能模块板进行互相堆栈的形式，并且占用空间非常小，功耗也比传统PC低得多。堆栈的形式带来了系统升级的便利性和系统高度的可靠性。）、开发周期短等特点。
4、ISA总线具有可靠性高、可供应性以及兼容性强等特点，同时由于ISA总线快于许多与之相连的外围设备等，因此，其电路结构简单、便于实现。
附图说明
图1是本实用新型的电路框图及其应用连接示意图；
图2是与本实用新型相连接的PC104采集传感器数据的处理流程图；
图3是与本实用新型相连接的PC104控制电机的处理流程图；
图4是与本实用新型相连接的CPU处理流程图。
具体实施方式
以下结合附图对本实用新型实施例做进一步详述：
一种新型PLB总线的ISA接口IP核，如图1所示，包括译码器、双口RAM、寄存器阵列、读写状态机、逻辑判断模块和用户逻辑模块；译码器通过控制线与用户逻辑模块相连接，译码器通过地址线同双口RAM和寄存器阵列相连接；用户逻辑模块的一端同PLB总线相连接，用户逻辑模块的另一端通过双向数据线分别同双口RAM和寄存器阵列相连接；读写状态机的输入端与ISA总线的IO读写信号（IOR、IOW信号）、DMA控制信号（AEN信号）、时钟信号（CLK信号）相连接，读写状态机输出的控制信号（WEA信号）与双口RAM相连接；逻辑判断模块的输入端与ISA总线的系统字节高位使能信号SBHE相连接，逻辑判断模块的输出端与ISA总线的16位片选信号IOCS16相连接，即当ISA总线给逻辑判断模块一个系统字节高位使能信号SBHE时，逻辑判断模块给ISA总线输出一个16位片选信号IOCS16，用于ISA总线16位数据处理的切换控制；寄存器阵列一端与ISA总线相连接，另一端通过双向数据线同用户逻辑模块相连接。ISA接口IP核嵌入在FPGA内，ISA接口IP核的一侧提供ISA接口与上位机控制单元（PC104）相连接，另一侧通过PLB总线与FPGA内的CPU相连接，从而实现上位机控制单元（PC104）与CPU之间的数据交互功能。下面对各个模块分别进行说明。
双口RAM和寄存器阵列一起构成了本ISA接口IP核所包括的寄存器，如下表所示：
第1至6项作为数据寄存器存储在双口RAM中，该双口RAM可存储256字节数据且为异步时钟存储；这些数据寄存器包括：8个电机数据、4个编码器控制参数、2个传感器控制参数、8个电机状态数据、4个编码器数据、2个传感器数据。
第7项为4个控制相关寄存器并存储在寄存器阵列中。控制相关寄存器可以根据用户的需要自行定义，在本实施例中，定义了如下四个控制寄存器：1、开始执行电机命令端口寄存器（只写）：由PC104写入，当PC104写入此命令后，将向CPU发出一个中断信号；2、完成电机控制标志寄存器（只读）：由CPU写入，当完成电机控制后，CPU写入此寄存器；3、中断控制寄存器（读写）：当PC104收到IRQ之后读取中断控制寄存器，根据不同的标志位进行处理,CPU产生中断之后读取中断控制寄存器，处理电机和传感器；4、外部传感器控制端口寄存器。
在寄存器阵列中，中断控制寄存器及其用途和数量可由用户自定义，在本实施例中，中断控制寄存器用于传递上位机控制单元PC104和CPU之间的双向中断信号，中断控制寄存器的一端来自ISA总线的中断请求控制线IRQ，另外一端通过双向数据线同用户逻辑模块相连接并通过用户逻辑模块连接到CPU上。例如，当PC104向CPU发起写入采样间隔的中断请求时，PC104将中断控制器控制字置为1，当CPU接到PC104中断请求后执行命令，将返回的数据拷贝到双口RAM中，同时写入中断控制寄存器完成信号，随即CPU也向PC104发起完成数据采集的中断请求，并将中断控制器控制字置为1，PC104接到中断请求后，读取IO地址获得采样数据，并清除中断控制寄存器的中断状态。
译码器的译码范围为：大于等于600H并且小于710H。译码器通过控制线与用户逻辑模块相连接，用于按照地址范围控制用户逻辑模块的输出输出走向，译码器通过地址线同双口RAM和寄存器阵列相连接，用于实现双口RAM和寄存器阵列的切换控制功能。该译码器访问双口RAM或寄存器阵列的操作方式为：当SA>=700H时，ISA_INF_CTRL线有效，此时，用户逻辑模块将ISA总线所写入的数据输出给寄存器阵列，读取的数据从寄存器阵列中取出放置到ISA总线上；当SA>=600H且<=6FFH时，ISA_INF_CTRL线无效，此时，用户逻辑模块将ISA总线所写入的数据输出给双口RAM，读取的数据从双口RAM中取出放置到ISA总线上。
用户逻辑模块内部设置两个逻辑转换接口，一个逻辑转换接口用于双口RAM与CPU之间的数据寄存器的转换及传输，另一个逻辑转换接口用于寄存器阵列与CPU之间的控制相关寄存器的转换和传输。
本实用新型可以与PC104上位机控制单元、基于MicroBlaze软核的CPU连接在一起通过协调控制实现对移动机器人的传感器信号采集和电机控制功能，如图1所示。各个部分的相关处理流程如下：
如图2所示，PC104采集传感器数据的处理流程为：PC104向IO地址写入开始采样的命令，并通过寄存器阵列的中断控制寄存器向CPU发起中断，将控制字置为1，CPU接收中断信号，执行PC104命令；当采样完成后，向寄存器阵列中的中断控制寄存器写入采样完成状态数据，并向PC104发送中断信号，PC104接收到信号，从双口RAM中读取采样数据。
如图3所示，PC104控制电机的处理流程为：PC104向IO地址写入控制电机的命令和数据，并通过寄存器阵列的中断控制寄存器向CPU发起中断，将控制字置为1，CPU接收中断信号，执行PC104命令，当采样完成后，向双口RAM写入完成电机控制的状态数据，并通过寄存器阵列的中断控制寄存器向PC104发起中断，将控制字置为1，PC104接收到信号，从双口中读取完成电机控制的数据。
如图4所示，CPU的处理流程为：CPU等待PC104发出启动设备运行的中断信号，当收到中断信号后，从寄存器阵列的外部传感器控制接口寄存器读取启动设备信息，判断是陀螺仪开始采样、加速度计开始采样、编码器开始采样，执行相应设备开始采样命令，将采样后的数据写入双口RAM中，并向寄存器阵列的控制寄存器写入采样完成信号。
需要强调的是，本实用新型所述的实施例是说明性的，而不是限定性的，因此本实用新型并不限于具体实施方式中所述的实施例，凡是由本领域技术人员根据本实用新型的技术方案得出的其他实施方式，同样属于本实用新型保护的范围。
Claims (10)
1.一种新型PLB总线的ISA接口IP核，其特征在于：包括译码器、双口RAM、寄存器阵列、读写状态机和用户逻辑模块；译码器通过控制线与用户逻辑模块相连接，译码器通过地址线与双口RAM和寄存器阵列相连接；读写状态机的输入端与ISA总线相连接，读写状态机输出端与双口RAM相连接；寄存器阵列一端与ISA总线相连接，双口RAM和寄存器阵列的另一端分别通过双向数据线同用户逻辑模块相连接，用户逻辑模块的另一端同PLB总线相连接，所述的ISA总线与上位机控制单元相连接，且PLB总线与CPU相连接，实现上位机控制单元和CPU之间的数据交互功能。
2.根据权利要求1所述的新型PLB总线的ISA接口IP核，其特征在于：所述的译码器、双口RAM、寄存器阵列、读写状态机、用户逻辑模块和逻辑判断模块嵌装在FPGA内。
3.根据权利要求2所述的新型PLB总线的ISA接口IP核，其特征在于：在FPGA内还包括一个逻辑判断模块，该逻辑判断模块的输入端与ISA总线的系统字节高位使能信号SBHE相连接，逻辑判断模块的输出端与ISA总线的16位片选信号IOCS16相连接，用于ISA总线16位数据处理的切换控制。
4.根据权利要求1至3任一项所述的新型PLB总线的ISA接口IP核，其特征在于：所述的读写状态机与ISA总线相连接的信号为IO读写信号、DMA控制信号和时钟信号。
5.根据权利要求1至3任一项所述的新型PLB总线的ISA接口IP核，其特征在于：所述的双口RAM存储如下寄存器数据：8个电机数据、4个编码器控制参数、2个传感器控制参数、8个电机状态数据、4个编码器数据和2个传感器数据。
6.根据权利要求1至3任一项所述的新型PLB总线的ISA接口IP核，其特征在于：所述的寄存器阵列存储控制相关寄存器；所述的控制相关寄存器包括如下寄存器：开始执行电机命令端口寄存器、完成电机控制标志寄存器、中断控制寄存器和外部传感器控制端口寄存器。
7.根据权利要求6所述的新型PLB总线的ISA接口IP核，其特征在于：所述的中断控制寄存器支持上位机控制单元和PLB核之间的双向中断信号。
8.根据权利要求1至3任一项所述的新型PLB总线的ISA接口IP核，其特征在于：所述的用户逻辑模块包括两个逻辑转换接口，一个逻辑转换接口用于双口RAM与CPU之间的数据寄存器的转换及传输，另一个逻辑转换接口用于寄存器阵列与CPU之间的控制相关寄存器的转换和传输。
9.根据权利要求1至3任一项所述的新型PLB总线的ISA接口IP核，其特征在于：所述的上位机控制单元为PC104主板，CPU为基于MicroBlaze软核的CPU。
10.根据权利要求1至3任一项所述的新型PLB总线的ISA接口IP核，其特征在于：所述的双口RAM为异步时钟存储。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220394950 CN202735722U (zh) | 2012-08-10 | 2012-08-10 | 新型plb总线的isa接口ip核 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220394950 CN202735722U (zh) | 2012-08-10 | 2012-08-10 | 新型plb总线的isa接口ip核 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202735722U true CN202735722U (zh) | 2013-02-13 |
Family
ID=47661407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220394950 Expired - Fee Related CN202735722U (zh) | 2012-08-10 | 2012-08-10 | 新型plb总线的isa接口ip核 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202735722U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102841878A (zh) * | 2012-08-10 | 2012-12-26 | 无锡普智联科高新技术有限公司 | 基于plb总线的isa接口ip核 |
-
2012
- 2012-08-10 CN CN 201220394950 patent/CN202735722U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102841878A (zh) * | 2012-08-10 | 2012-12-26 | 无锡普智联科高新技术有限公司 | 基于plb总线的isa接口ip核 |
| CN102841878B (zh) * | 2012-08-10 | 2015-03-11 | 无锡普智联科高新技术有限公司 | 基于plb总线的isa接口ip核 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103034515B (zh) | 一种卫星导航接收机fpga快速加载方法 | |
| CN203812236U (zh) | 一种基于处理器和现场可编程门阵列的数据交换系统 | |
| CN103488607A (zh) | 嵌入式linux平台下SOC处理器与FPGA芯片的通信系统、方法 | |
| CN102841878B (zh) | 基于plb总线的isa接口ip核 | |
| CN202661570U (zh) | 一种基于双dsp的配电网电能质量综合监测仪 | |
| CN201444394U (zh) | 可修改配置参数的ddr2控制器 | |
| CN202735722U (zh) | 新型plb总线的isa接口ip核 | |
| CN201837857U (zh) | 一种面向移动救援机器人的模块化嵌入式控制装置 | |
| CN201984784U (zh) | Led图文屏控制卡电路 | |
| CN203490476U (zh) | PowerPC的PC104-plus控制器系统 | |
| CN201812284U (zh) | 一种存储器接口 | |
| CN203376672U (zh) | 一种便携式集成数据处理器 | |
| CN202422113U (zh) | PowerPC嵌入式计算机实现ISA总线的转换系统 | |
| CN203117969U (zh) | 基于单片机的usb数据传输模块 | |
| CN203164668U (zh) | 小型可编程逻辑控制器 | |
| CN201184970Y (zh) | 船舶机舱数据采集嵌入板 | |
| CN105740179A (zh) | 并行数据采集系统 | |
| CN2884280Y (zh) | 现场总线位置控制装置 | |
| CN2763043Y (zh) | 气动标记机 | |
| CN218181514U (zh) | 基于pcie总线的运动控制卡及工控机 | |
| CN104951237A (zh) | 基于sata接口固态硬盘的高速存储装置 | |
| CN216209448U (zh) | 一种暂态电能质量监测装置 | |
| CN218567873U (zh) | 工业计算机外设控制板 | |
| CN116186793B (zh) | 一种基于risc-v的安全芯片架构及其工作方法 | |
| CN202736034U (zh) | SimpCon/AHB总线接口及Java处理器系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130213 Termination date: 20150810 |
|
| EXPY | Termination of patent right or utility model |