CN202736034U - SimpCon/AHB总线接口及Java处理器系统 - Google Patents
SimpCon/AHB总线接口及Java处理器系统 Download PDFInfo
- Publication number
- CN202736034U CN202736034U CN 201220193284 CN201220193284U CN202736034U CN 202736034 U CN202736034 U CN 202736034U CN 201220193284 CN201220193284 CN 201220193284 CN 201220193284 U CN201220193284 U CN 201220193284U CN 202736034 U CN202736034 U CN 202736034U
- Authority
- CN
- China
- Prior art keywords
- bus
- simpcon
- information
- control code
- code translator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Abstract
本实用新型涉及一种SimpCon/AHB总线接口，包括：控制译码器一，从SimpCon总线中接收I/O访问信息传给SYS处理模块或控制译码器二；控制译码器二，从SimpCon总线中接收存储器访问信息或从控制译码器一接收的I/O访问信息，然后进行转换输入到AHB总线上；控制译码器三，接收AHB总线上的输出信息，并进行译码分析，将相应地信息输给SYS处理模块、多路选择器和SimpCon总线；多路选择器，受SYS处理模块的控制选择输出到SimpCon总线；SYS处理模块，用于实现中断信息的输入与响应。本实用新型还涉及一种可以实现与AHB总线通讯的Java处理器系统。本实用新型可以实现SimpCon总线与AHB总线的通讯，进而提高Java处理器与外设的通信能力。
Description
【技术领域】
本实用新型涉及一种用于实现连有SimpCon总线的Java处理器与AHB总线通讯的SimpCon/AHB总线接口及使用该SimpCon/AHB总线接口的Java处理器系统。
【背景技术】
为了加快Java代码执行效率和减少资源消耗，同时克服软件Java虚拟机的缺点，可以考虑采用硬件方式直接运行Java字节码，即采用Java处理器的方式代替Java虚拟机，把执行Java字节码的任务交给这个Java处理器去处理。因为Java处理器可以直接执行Java字节码，无需对字节码进行解释和编译，从而可以提高Java程序的运行速度，提高Java程序在嵌入式系统上的性能。
Java处理器是以JOP(Java Optimized Processor)为内核(也称软核)的处理器；JOP是一个开源Java虚拟机的IP核，专门针对嵌入式实时应用领域开发的一款Java处理器内核；JOP拥有自己独立的指令集，并且它是一款RISC堆栈机，而软件JVM(Java虚拟机)是一个CISC堆栈机。SimpCon总线是JOP中的互连总线，目前在Java处理器的使用中，Java处理器通过SimpCon总线与I/O设备和主存储器连接，SimpCon总线是一种简单的片上互连的标准，它建立一个介于主和从设备之间的点对点连接。SimpCon的主要特点有：主/从点对点连接，同步操作，流水操作，开源，低开销等，并且它的信号线数量较少，很适合在小内核中使用，但是它只能与SRAM和串口通信。SimpCon总线有16个设备接口，每个接口包括存储器访问线、I/O设备访问线、中断信号输入线、中断信号响应线、存储器输入线、I/O设备输入线；由存储器访问线或I/O设备访问线输出的数据结构(统称SimpCon总线输出数据结构或SC_OUT信号结构)见表1，存储器输入线或I/O设备输入线接收的数据结构(称SimpCon总线输入数据结构或SC_IN信号结构)见表2。
表1SC_OUT信号结构(sc_mem_out/sc_io_out)
| 序号 | 名称 | 大小 | 描述 |
| 1 | address | 23位 | 地址信息 |
| 2 | wr_data | 32位 | 写数据 |
| 3 | rd | 1位 | 读控制 |
| 4 | wr | 1位 | 写控制 |
| 5 | atomic | 1位 | 原子操作标志 |
| 6 | cache | 2位 | 缓存访问类型 |
| 7 | cinval | 1位 | 缓存相关 |
| 8 | tm_cache | 1位 | 缓存相关 |
| 9 | tm_broadcast | 1位 | 缓存相关 |
表2SC_IN信号结构(sc_mem_in/sc_io_in)
| 序号 | 名称 | 大小 | 描述 |
| 1 | rd_data | 32位 | 返回的读数据 |
| 2 | rdy_cnt | 2位 | 重试次数或数据状态 |
LEON3系统的设计是以总线为核心的，将大部分的设备通过片上总线连接在一起，LEON3系统选用的片上总线是AMBA2.0标准中的AHB/APB总线(AHB/APB总线的具体结构式是：AHB总线通过AHB/APB桥与APB总线)。LEON3系统通过高速的AHB总线连接高速设备如LEON3处理器、JRAG接口、网络接口、调试单元以及连接APB总线的AHB/APB桥；低速的APB总线连接低速设备如定时器、串口接口、输入/输出等。
在本申请人的一个在高性能嵌入式CPU系统(在此成为LEON3系统)上实现Java硬件加速功能的项目中，涉及到LEON3系统与Java处理器的连接，具体是，需要Java处理器通过SimpCon总线与AHB总线连接；AHB总线的每个接口包括输入线和输出线，输入线的数据结构(亦称AHB总线接收数据结构或AHB_IN信号结构)见表3，输出线的数据结构(亦称AHB总线输出数据结构或AHB_OUT信号结构)见表4。
表3AHB_IN信号结构
表4AHB_OUT信号结构
由上述描述可见，SimpCon总线与AHB总线标准不同，同时为了提高Java处理器与外设的通信能力，因此针对AHB总线需要给Java处理器设计专门的接口。
【实用新型内容】
本实用新型的第一个要解决的技术问题是提供一种用于实现连有SimpCon总线的Java处理器与AHB总线通讯的SimpCon/AHB总线接口。
本实用新型的第二个要解决的技术问题是提供一种可以实现与AHB总线通讯的Java处理器系统。
上述第一个要解决的技术问题通过以下技术方案实现：
一种用于实现连有SimpCon总线的Java处理器与AHB总线通讯的SimpCon/AHB总线接口，其特征在于，包括控制译码器一、控制译码器二、控制译码器三、SYS处理模块和多路选择器；
其中，
控制译码器一，先从SimpCon总线中接收I/O访问信息，然后从I/O访问信息中译码出地址信息，根据地址信息将I/O访问信息传给SYS处理模块或控制译码器二；
控制译码器二，先从SimpCon总线中接收存储器访问信息或从控制译码器一接收的I/O访问信息，然后进行转换成AHB总线接收数据结构的输出信息，再输入到AHB总线上；
控制译码器三，接收AHB总线上的输出信息，并进行译码分析，将获取I/O设备返回的中断信息给到SYS处理模块，将获取的I/O设备返回的数据信息转换成SimpCon总线输入数据结构并传给多路选择器，将获取的存储器的返回信息转换换成SimpCon总线输入数据结构并传给SimpCon总线；
多路选择器，其从SYS处理模块和控制译码器三中接收信息，并受SYS处理模块的控制选择输出到SimpCon总线；
SYS处理模块，其接收中断信息后，输出中断信号给SimpCon总线，然后从SimpCon总线接收响应中断信号的信号，再从控制译码器一中接收用于读取中断信息的I/O访问信息，将中断信息转换成SimpCon总线输入数据结构并输出给多路选择器。
由上述方案可见，java处理器通过SimpCon总线连接本实用新型SimpCon/AHB总线接口，可以实现与AHB总线的通讯，进而提高Java处理器与外设的通信能力，不在局限于与SRAM和串口通信。当然，也可以运用到其他SimpCon总线主设备。
上述第二个要解决的技术问题通过以下技术方案实现：
一种可以实现与AHB总线通讯的Java处理器系统，包括连有SimpCon总线的Java处理器，SimpCon总线连有SimpCon总线控制器，其特征在于，还包括连于SimpCon总线的SimpCon/AHB总线接口，所述SimpCon/AHB总线接口包括控制译码器一、控制译码器二、控制译码器三、SYS处理模块和多路选择器；
其中，
控制译码器一，先从SimpCon总线中接收Java处理器发出的I/O访问信息，然后从I/O访问信息中译码出地址信息，根据地址信息将I/O访问信息传给SYS处理模块或控制译码器二；
控制译码器二，先从SimpCon总线中接收Java处理器发出的存储器访问信息或从控制译码器一接收的I/O访问信息，然后进行转换成AHB总线接收数据结构的输出信息，再输入到AHB总线上；
控制译码器三，接收AHB总线上的输出信息，并进行译码分析，将获取I/O设备返回的中断信息给到SYS处理模块，将获取的I/O设备返回的数据信息转换成SimpCon总线输入数据结构并传给多路选择器，将获取的存储器的返回信息转换成SimpCon总线输入数据结构并传给SimpCon总线以给到Java处理器；
多路选择器，其从SYS处理模块和控制译码器三中接收信息，并受SYS处理模块的控制选择输出到SimpCon总线以给到Java处理器；
SYS处理模块，其接收中断信息后，输出中断信号给SimpCon总线，然后从SimpCon总线接收由java处理器反馈的响应中断信号的信号，再从控制译码器一中接收用于读取中断信息的I/O访问信息，将中断信息转换成SimpCon总线输入数据结构并输出给多路选择器。
由上述方案可见，本实用新型Java处理器系统相对目前的java处理器，可以实现与AHB总线的通讯，进而能与更多类型的外设进行通信，不在局限于与SRAM和串口通信。
【附图说明】
图1为实施例一的本实用新型的结构及运用示意图；
图2为实施例二的本实用新型的结构及运用示意图。
【具体实施方式】
实施例一
如图1所示，一种用于实现连有SimpCon总线的Java处理器与AHB总线通讯的SimpCon/AHB总线接口，包括控制译码器一、控制译码器二、控制译码器三、SYS处理模块和多路选择器；
其中，
控制译码器一，先从SimpCon总线中接收来自SimpCon主设备(例如java处理器)的I/O访问信息(由SimpCon总线的I/O设备输入线输出，图1上亦称sc_io_out)，见表1，I/O访问信息的数据结构包括地址信息、读写信息、数据信息，I/O访问信息的对象包括连接在AHB/APB总线的I/O设备和存储在SYS处理模块中由I/O设备发出的中断信息，然后从I/O访问信息中译码出地址信息，根据地址信息的4-5位地址将I/O访问信息传给SYS处理模块还是控制译码器二；
控制译码器二，先从SimpCon总线中接收来自SimpCon主设备(例如java处理器)的存储器访问信息(由SimpCon总线的存储器输入线输出，附图1上亦称sc_mem_out)或从控制译码器一接收的I/O访问信息，然后进行转换成AHB总线接收数据结构的输出信息，再输入到AHB总线上(即控制译码器一将SimpCon总线发出的信息转成能让AHB总线识别的信息)；其中，AHB总线接收数据结构中的传输类型是根据数据的来源来赋值(也可以根据地址信息来判断进而赋值)；在本实施中，见表5，具体是：(结合表1和表3)控制译码器二将SimpCon总线输出数据结构中的序号1-4的信息并结合数据的来源(控制译码器二器接收的数据是sc_mem_out或sc_io_out)赋予AHB总线接收数据结构中的序号3、序号4、序号5和序号9的信息，再结合系统默认值形成输入到AHB总线的信息；
表5控制译码器二的转换内容
备注：表5中，未列出AHB_IN信号中的信号在系统初始化时有默认值，当然，面对不同的应用，上述未列出AHB_IN信号中的信号的值可能需要是变动的，此种情况，设计人需要根据不同的应用对控制译码器二进行相应的设计以实现最终的译码转换；可见，面对不同的应用，控制译码器二的具体转换内容是不同的，因此，不能将控制译码器二的具体转换内容来限制本申请保护的范围；
控制译码器三，接收AHB总线上的输出信息，并进行译码分析，将获取I/O设备返回的中断信息给到SYS处理模块，将获取的I/O设备返回的数据信息转换成SimpCon总线输入数据结构并传给多路选择器，将获取的存储器的返回信息转换成SimpCon总线输入数据结构并传给SimpCon总线接口的存储器输入线(即控制译码器三的其中一个功能是将AHB总线发出的信息转成能让SimpCon总线识别的信息)；在本实施中，见表6，具体是，(结合表4)(a)如果ahb_out信号结构中的序号6的hirq有效，说明是来自I/O设备的一个中断请求(例如，是一个键盘主动输入的信息，或是定时器定时主动输入的信息，或是一个设备无法正常工作而发出的中断信息)，译码根据ahb_out信号结构中的序号4的hrdata解析出中断信息并送给SYS处理模块；(b)如果ahb_out信号结构中序号6的hirq无效，说明是来自AHB总线上的I/O设备或存储器返回的数据信息，将ahb_out信号结构中的序号4的hrdata赋予到SimpCon总线输入数据结构中的序号1的信息，结合系统默认值形成返回的SimpCon总线输入数据结构，根据ahb_out信号结构中的序号3的hresp判断AHB总线输出信息中的hrdata是来自AHB总线上的I/O设备或存储器，将形成返回的SimpCon总线输入数据结构对应地输出给多路选择器和SimpCon总线接口的存储器输入线；
表6控制译码器三信号的转换内容
备注：未列出SimpCon总线输入数据结构中的信号在系统初始化时有默认值，即SC_IN信号结构中序号2的rdy_cnt在系统初始化时有默认值；同理，不能将控制译码器三的具体转换内容来限制本申请保护的范围；
多路选择器，其从SYS处理模块和控制译码器三中接收信息，并受SYS处理模块的控制选择输出到SimpCon总线；具体的流程是，当SYS处理模块将中断数据按SimpCon总线输入数据结构的形式输出给到多路选择器时，SYS处理模块同时输出一个控制信号给多路选择器以使多路选择器将中断数据输出，其他时候，多路选择器将从控制译码器三中接收到的信息输出；
SYS处理模块，其接收中断信息后，输出中断信号给SimpCon总线接口的中断信号输入线，然后从中断信号响应线接收响应中断信号的信号，再从控制译码器一中接收用于读取中断信息的I/O访问信息，将中断信息转换成SimpCon总线输入数据结构并输出给多路选择器；具体流程是，(a)当SYS处理模块收到来自控制控制译码器三的exc_req信号(即中断信息)后，解析出中断类型及中断源设备，暂存中断信息到队列并生成相应的中断号；
(b)SYS处理模块向SimpCon总线的中断信号输入线发出irq_in信号，等待来自SimpCon主设备的响应，同时处理可能来自其他I/O设备的exc_req信号；
(c)收到来自SimpCon总线的irq_out中断响应信号后，进入中断处理流程，等待来自控制译码器一的I/O访问信息；
(d)SimpCon主设备对SYS处理模块暂存的每个中断的中断号和中断类型信息分两次进行读取，即SYS处理模块将收到来自控制译码器一的两次I/O访问信息，并根据地址将中断数据分两次返回给SimpCon总线；
(e1)输出中断号：SYS处理模块判断来自控制译码器一的I/O访问信息中的地址(address)，如果address低四位为：0010，则发送中断号，即将中断号赋值给SC_IN信号结构的rd_data以形成表示中断号的输出信息，将该输出信息输给多路选择器，同时并将mux_sel设置为有效以使多路选择器将该输出信息输入到SimpCon总线上；
(e2)输出中断类型信息：SYS处理模块判断来自控制译码器一的I/O访问信息中的地址(address)，如果address低四位为：0100，则发送中断类型信息，即将中断类型信息赋值给给SC_IN信号结构的rd_data以形成表示中断类型信息的输出信息，同时并将mux_sel设置为有效以使多路选择器将该输出信息输入到SimpCon总线上；
(f)过程(d)、(e1)(e2)为SimpCon主设备对SYS处理模块读取一个中断信息的过程，读取完成后SimpCon主设备对中断进行下一步处理。
实施例二
如图2所示，一种可以实现与AHB总线通讯的Java处理器系统，包括连有SimpCon总线的Java处理器，还包括连于SimpCon总线的SimpCon/AHB总线接口，SimpCon/AHB总线接口与实施例一中描述的SimpCon/AHB总线接口一致。
在使用中，将Java处理器系统的SimpCon/AHB总线接口连接到AHB总线上，从而可以实现与AHB总线上的设备进行通讯。
本实用新型不局限于上述实施例，基于上述实施例的、未做出创造性劳动的简单替换，应当属于本实用新型揭露的范围。
Claims (2)
1.一种用于实现连有SimpCon总线的Java处理器与AHB总线通讯的SimpCon/AHB总线接口，其特征在于，包括控制译码器一、控制译码器二、控制译码器三、SYS处理模块和多路选择器；
其中，
控制译码器一，先从SimpCon总线中接收I/O访问信息，然后从I/O访问信息中译码出地址信息，根据地址信息将I/O访问信息传给SYS处理模块或控制译码器二；
控制译码器二，先从SimpCon总线中接收存储器访问信息或从控制译码器一接收的I/O访问信息，然后进行转换成AHB总线接收数据结构的输出信息，再输入到AHB总线上；
控制译码器三，接收AHB总线上的输出信息，并进行译码分析，将获取I/O设备返回的中断信息给到SYS处理模块，将获取的I/O设备返回的数据信息转换成SimpCon总线输入数据结构并传给多路选择器，将获取的存储器的返回信息转换成SimpCon总线输入数据结构并传给SimpCon总线；
多路选择器，其从SYS处理模块和控制译码器三中接收信息，并受SYS处理模块的控制选择输出到SimpCon总线；
SYS处理模块，其接收中断信息后，输出中断信号给SimpCon总线，然后从SimpCon总线接收响应中断信号的信号，再从控制译码器一中接收用于读取中断信息的I/O访问信息，将中断信息转换成SimpCon总线输入数据结构并输出给多路选择器。
2.一种可以实现与AHB总线通讯的Java处理器系统，包括连有SimpCon总线的Java处理器，SimpCon总线连有SimpCon总线控制器，其特征在于，还包括连于SimpCon总线的SimpCon/AHB总线接口，所述SimpCon/AHB总线接口包括控制译码器一、控制译码器二、控制译码器三、SYS处理模块和多路选择器；
其中，
控制译码器一，先从SimpCon总线中接收Java处理器发出的I/O访问信息，然后从I/O访问信息中译码出地址信息，根据地址信息将I/O访问信息传给SYS处理模块或控制译码器二；
控制译码器二，先从SimpCon总线中接收Java处理器发出的存储器访问信息或从控制译码器一接收的I/O访问信息，然后进行转换成AHB总线接收数据结构的输出信息，再输入到AHB总线上；
控制译码器三，接收AHB总线上的输出信息，并进行译码分析，将获取I/O设备返回的中断信息给到SYS处理模块，将获取的I/O设备返回的数据信息转换成SimpCon总线输入数据结构并传给多路选择器，将获取的存储器的返回信息转换成SimpCon总线输入数据结构并传给SimpCon总线以给到Java处理器；
多路选择器，其从SYS处理模块和控制译码器三中接收信息，并受SYS处理模块的控制选择输出到SimpCon总线以给到Java处理器；
SYS处理模块，其接收中断信息后，输出中断信号给SimpCon总线，然后从SimpCon总线接收由java处理器反馈的响应中断信号的信号，再从控制译码器一中接收用于读取中断信息的I/O访问信息，将中断信息转换成SimpCon总线输入数据结构并输出给多路选择器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220193284 CN202736034U (zh) | 2012-04-28 | 2012-04-28 | SimpCon/AHB总线接口及Java处理器系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220193284 CN202736034U (zh) | 2012-04-28 | 2012-04-28 | SimpCon/AHB总线接口及Java处理器系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202736034U true CN202736034U (zh) | 2013-02-13 |
Family
ID=47661712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220193284 Expired - Lifetime CN202736034U (zh) | 2012-04-28 | 2012-04-28 | SimpCon/AHB总线接口及Java处理器系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202736034U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102819509A (zh) * | 2012-04-28 | 2012-12-12 | 珠海欧比特控制工程股份有限公司 | SimpCon/AHB总线接口及Java处理器系统 |
-
2012
- 2012-04-28 CN CN 201220193284 patent/CN202736034U/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102819509A (zh) * | 2012-04-28 | 2012-12-12 | 珠海欧比特控制工程股份有限公司 | SimpCon/AHB总线接口及Java处理器系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102110072B (zh) | 一种多处理器完全互访的方法及系统 | |
| CN101000597A (zh) | 一种基于AMBA总线的嵌入式Java处理器IP核 | |
| CN102693162A (zh) | 基于共享内存和核间中断的多核平台上多个虚拟机之间进程通信方法 | |
| CN109308283B (zh) | 一种SoC片上系统及其外设总线切换方法 | |
| CN101510185A (zh) | 一种高速总线向低速总线写入、读取数据的方法和装置 | |
| CN102135950A (zh) | 基于星型互联架构的片上异构多核系统及其通信方法 | |
| CN102279753A (zh) | 可重构系统配置管理的方法及用于可重构系统的配置管理单元 | |
| CN201583943U (zh) | 音频soc芯片的高效低功耗dma的ip结构 | |
| CN102521179A (zh) | 一种dma读操作的实现装置和方法 | |
| CN102364444A (zh) | 一种基于带内与带外系统交互的系统引导方法 | |
| CN100377137C (zh) | 一种C*Core微处理器应用AMBA总线的设计方法 | |
| CN103793208A (zh) | 矢量dsp 处理器和协处理器协同运作的数据处理系统 | |
| CN100562864C (zh) | 一种嵌入式异构多核体系片上通信的实现方法 | |
| CN202736034U (zh) | SimpCon/AHB总线接口及Java处理器系统 | |
| CN112256615B (zh) | Usb转换接口装置 | |
| CN102819509B (zh) | SimpCon/AHB总线接口及Java处理器系统 | |
| CN100527095C (zh) | 同步存取方法及其系统以及绘图处理单元 | |
| CN202422113U (zh) | PowerPC嵌入式计算机实现ISA总线的转换系统 | |
| CN208622092U (zh) | 一种基于双龙芯处理器的高性能数据处理装置 | |
| CN102521180A (zh) | 一种多通道实时直读存储器结构 | |
| CN202033745U (zh) | 基于星型互联架构的片上异构多核系统 | |
| CN100501714C (zh) | 一种改变dma外围设备数据传输申请优先级的方法 | |
| CN201191369Y (zh) | 一种能实现多任务平行处理的高速电子提花机主控器 | |
| CN202332303U (zh) | 一种多通道实时直读存储器结构 | |
| KR100921504B1 (ko) | 다중 프로세서를 구비한 시스템 온 칩 시스템 내의프로세서간 통신 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20130213 |
|
| CX01 | Expiry of patent term |