CN202633370U - 便于打线的led芯片 - Google Patents

Abstract

本实用新型揭示了一种便于打线的LED芯片，该LED芯片包括：衬底；外延层，所述外延层具有第一电极制备区和第二电极制备区，所述第一电极制备区上具有第一电极粗化区，所述第二电极制备区上具有第二电极粗化区；第一电极，所述第一电极设置于所述第一电极制备区上；第二电极，所述第二电极设置于所述第二电极制备区上。本实用新型制备的LED芯片解决了电极与外延层的黏附性差，电极易脱落和打线困难等问题，提高了打线成功的概率。

Description

便于打线的LED芯片

技术领域

本实用新型涉及发光二级管(LED)制造领域，特别是涉及一种便于打线的LED芯片。

背景技术

自从20世纪90年代初氮化镓基LED商业化以来，LED的应用领域得到迅速的扩大，扩大的市场又不断对LED提出新的技术要求，促使LED的结构向更完善、更成熟的方向发展。近年来国内LED企业在政府的鼓励扶持下，通过北京奥运会、上海世博会、广州亚运会、深圳大运会和“十城万盏”等又获得了进一步的发展。随着图形化蓝宝石衬底(Patterned Sapphire Substrate，简称PSS)的引入及外延层半导体材料外延生长技术的不断改进，外延层半导体材料的晶体质量得到了很大的提高，从而降低了由于晶格缺陷及材料吸收造成的光能损失，而且减少了由于界面全反射造成的光能损失，大大提高了LED芯片的外量子效率，满足了现阶段景观照明和通用照明对LED芯片亮度的需求。然而外延层半导体材料的晶体质量的提高，使得晶格缺陷的减少，从而大大降低了外延层上表面的粗糙度，降低了电极与外延层的黏附性，造成电极脱落和打线困难等异常现象。

因此，如何提高电极与外延层的黏附性，解决电极脱落和打线困难等问题，已成为本领域技术人员需要解决的问题。

实用新型内容

本实用新型的目的在于，提供一种便于打线的LED芯片，以解决现有的电极与外延层的黏附性差，电极易脱落和打线困难等问题，提高了打线成功的概率。

为解决上述技术问题，本实用新型提供一种便于打线的LED芯片，包括：

衬底；

外延层，所述外延层设置于所述衬底上，所述外延层具有第一电极制备区和第二电极制备区，所述第一电极制备区和所述第二电极制备区彼此独立，所述第一电极制备区内具有第一电极粗化区，所述第二电极制备区内具有第二电极粗化区；

第一电极，所述第一电极设置于所述第一电极制备区上；以及

第二电极，所述第二电极设置于所述第二电极制备区上。

进一步的，所述衬底为图形化衬底或非图形化衬底。

进一步的，所述衬底的材料为蓝宝石、碳化硅、氧化镁或氧化锌。

进一步的，所述外延层包括自上至下依次层叠设置的第一限制层、发光外延层和第二限制层，所述第一电极制备区位于所述第一限制层上，所述第二限制层包括第一区域和第二区域，所述发光外延层和第二限制层位于所述第一区域上，所述第二电极制备区位于所述第二区域内。

进一步的，所述外延层上还具有透明导电层，所述透明导电层位于所述第一限制层上，所述透明导电层露出部分所述第一电极制备区，露出部分的第一电极制备区中包括第一电极粗化区。

进一步的，所述第一电极粗化区的面积小于等于所述第一电极制备区的面积，所述第二电极粗化区的面积小于等于所述第二电极制备区的面积。

进一步的，所述第一电极粗化区和所述第二电极粗化区均具有纳米图案，所述纳米图案的长、宽、高以及相邻纳米图案之间的间距均在10nm～200nm之间。

进一步的，所述纳米图案为无序排列。

进一步的，所述第一电极和所述第二电极的上表面均具有粗糙表面。

进一步的，所述第一电极和第二电极均包括自下至上依次层叠的欧姆接触层、过渡层及主电极层。

进一步的，所述主电极层的材料为金属铝，厚度为

进一步的，在所述外延层、第一电极以及第二电极上还设置有钝化保护膜，所述钝化保护膜覆盖所述第一电极的边缘并露出第一电极的中间区域，所述钝化保护膜覆盖所述第二电极的边缘并露出第二电极的中间区域。

与现有技术相比，本实用新型提供的便于打线的LED芯片具有以下优点：

1、本实用新型所述的便于打线的LED芯片，该种便于打线的LED芯片的外延层具有第一电极制备区和第二电极制备区，对第一电极制备区进行粗化形成第一电极粗化区，并对第二电极制备区进行粗化形成第二电极粗化区，第一电极粗化区和第二电极粗化区具有不规则纳米图案，使得第一电极制备区和第二电极制备区表面具有粗糙表面，所以提高了外延层上第一电极制备区和第二电极制备区的表面黏附性，当在外延层上的第一电极制备区上制备第一电极，和当在外延层上的第二电极制备区上制备第二电极时，增大了第一电极和第二电极与外延层表面连接的牢固程度，从而降低了第一电极和第二电极脱落的概率，解决了电极易脱落的问题；同时，第一电极粗化区的面积小于第一电极制备区的面积，第二电极粗化区的面积小于第二电极制备区的面积，第一电极制备区和第二电极制备区还具有未粗化的表面，有利于外延层与第一电极和第二电极之间的导电联通；另外，钝化保护膜覆盖第一电极和第二电极的边缘又进一步加固了第一电极和外延层之间及第二电极和外延层之间连接。

2、本实用新型所述的便于打线的LED芯片，该种便于打线的LED芯片的外延层的第一电极制备区上具有第一电极粗化区，第一电极粗化区具有不规则纳米图案，当在第一电极制备区上制备第一电极时，由于第一电极粗化区的存在使得第一电极的上表面具有纳米量级的粗糙度，从而增加了第一电极与打线金球之间的黏附性及黏结速率，同理，第二电极与打线金球之间的黏附性及黏结速率得到提高，所以提高了打线成功的概率，进而解决了打线困难的问题。

3、本实用新型所述的便于打线的LED芯片，该种便于打线的LED芯片的外延层表面、第一电极表面及第二电极表面都具有纳米量级的粗糙度，增加了界面上光的漫反射作用，提高了光的提取率，所以该种便于打线的LED芯片的亮度得到提升。

附图说明

图1为本实用新型一实施例的便于打线的LED芯片的截面图；

图2为本实用新型一实施例的便于打线的LED芯片及其制备方法的流程图；

图3a-图3c为本实用新型一实施例的便于打线的LED芯片及其制备方法的工艺步骤的示意图。

具体实施方式

下面将结合示意图对本实用新型的便于打线的LED芯片进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。

在下列段落中参照附图以举例方式更具体地描述本实用新型。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

本实用新型的核心思想在于，本实用新型提供一种便于打线的LED芯片，该便于打线的LED芯片的外延层具有第一电极制备区和第二电极制备区，对第一电极制备区进行粗化形成第一电极粗化区，并对第二电极制备区进行粗化形成第二电极粗化区，第一电极粗化区和第二电极粗化区具有不规则纳米图案，在第一电极制备区上制备第一电极，提高了外延层与第一电极的黏附性，同理，外延层与第二电极的黏附性提高，在第一电极制备区上制备的第一电极具有粗糙表面，增加了第一电极与打线金球之间的黏附性及黏结速率，同理，第一电极与打线金球之间的黏附性及黏结速率提高，从而解决了第一电极和第二电极易脱落和打线困难的问题，提高了打线成功的概率。

结合上述核心思想，本实用新型提供一种便于打线的LED芯片，包括：衬底；外延层，所述外延层设置于所述衬底上，所述外延层具有第一电极制备区和第二电极制备区，所述第一电极制备区和所述第二电极制备区彼此独立，所述第一电极制备区内具有第一电极粗化区，所述第二电极制备区内具有第二电极粗化区；第一电极，所述第一电极设置于所述第一电极制备区上；第二电极，所述第二电极设置于所述第二电极制备区上。

进一步，结合上述便于打线的LED芯片，本实用新型还提供了一种制造方法，包括以下步骤：

步骤S11，提供衬底；

步骤S12，在所述衬底上制备外延层，所述外延层上具有第一电极制备区和第二电极制备区；

步骤S13，对所述第一电极制备区和第二电极制备区分别进行粗化形成第一电极粗化区和第二电极粗化区；

步骤S14，制备第一电极和第二电极。

以下结合核心思想，详细说明本实用新型所述便于打线的LED芯片及其制备方法。

以下请参考图1，其为本实用新型一实施例的便于打线的LED芯片的截面图。

如图1所示，衬底101为图形化衬底或非图形化衬底。在本实施例中选衬底101的材料为蓝宝石，其它材料，如碳化硅、氧化镁或氧化锌亦在本实用新型的思想范围之内。较佳的，本实施例的衬底101为图形化蓝宝石衬底，因为图形化蓝宝石衬底可以降低外延层材料位错密度，提高外延层的晶体质量。

外延层102设置于衬底101上，外延层102具有第一电极制备区103和第二电极制备区116，第一电极制备区103上具有第一电极粗化区104，第二电极制备区116上具有第二电极粗化区117，第一电极制备区103和第二电极制备区117彼此独立，即不相连，又不重叠。外延层包括自上至下依次层叠设置的第一限制层113、发光外延层112和第二限制层111，第一电极制备区103位于所述第一限制层113，第二限制层111包括第一区域118和第二区域119，发光外延层112和第二限制层113位于第一区域118上，第二电极制备区116位于第二区域119内。在本实施例中，第一限制层113为P型氮化镓层，发光外延层112为多量子阱，第二限制层111为N型氮化镓层。第一电极制备区103上具有第一电极粗化区104，第二电极制备区116上具有第二电极粗化区117，第一电极粗化区104的面积可以等于或小于第一电极制备区103的面积，第二电极粗化区117的面积可以等于或小于第二电极制备区116的面积。在较佳的实施例中，第一电极粗化区104的面积小于第一电极制备区103的面积，使得第一电极制备区103还具有未粗化的表面，有利于外延层102与第一电极105之间的导电联通。较佳的，第二电极粗化区117的面积小于第二电极制备区116的面积。

第一电极粗化区104具有纳米图案，纳米图案的长、宽、高以及相邻纳米图案之间的间距均在10nm～200nm之间，较佳的，纳米图案的长为20nm、50nm、80nm、120nm、150nm、180nm，纳米图案的宽为20nm、50nm、80nm、120nm、150nm、180nm，纳米图案的高为20nm、50nm、80nm、120nm、150nm、180nm，相邻纳米图案之间的间距为20nm、50nm、80nm、120nm、150nm、180nm，其中纳米图案的长、宽、高、相邻纳米图案之间的间距的尺寸可以任意组合。在较佳的实施例中，纳米图案为无序排列，无序排列的纳米图案使第一电极粗化区104的粗化度更高，粘附性更好。由于本实施例中还设有第二电极粗化区117，所以第二电极粗化区117的纳米图案与第一电极粗化区104相一致。

在本实施例中，外延层102上还具有透明导电层114以提高出光率和出光均匀性，透明导电层114位于外延层102的第一限制层113上，透明导电层114露出部分第一电极制备区103，露出部分的第一电极制备区103中包括第一电极粗化区104。透明导电层114可以是氧化锡铟层，也可以是氧化锡铟层和氧化锌基薄膜组合而成的双层透明导电层，其中，双层透明导电层中氧化锡铟层时第一层透明导电层，氧化锌基薄膜是第二层透明导电层。透明导电层114的厚度较佳的为0.05μm～1μm，优选为0.12μm、0.24μm、0.30μm。

第一电极105和第二电极106对外延层102施加电力而设置，在本实施例中，第一电极105设置于第一电极制备区103上，第二电极106设置于第二电极制备区116上。因为第一电极制备区103具有第一电极粗化区104，在所以第一电极制备区103上制备第一电极105时，第一电极粗化区104上的纳米图形传递到第一电极105上，所以第一电极105的上表面具有粗糙表面，从而提高第一电极105表面的粘附性。同理，第二电极106也具有粗糙表面，其表面的粘附性也得到提高。第一电极105和第二电极106均包括自下至上依次层叠的欧姆接触层、过渡层及主电极层，较佳的实施例中，主电极层的材料为金属金、金属铜或金属铝，在本实施例中主电极层的材料为金属铝，主电极层的厚度为

较佳的。金属铝的厚度为

在外延层102、第一电极105和第二电极106上还设置一层钝化保护膜115，钝化保护膜115可以完全露出第一电极105和第二电极106，钝化保护膜115也可以覆盖第一电极105的边缘并露出第一电极105的中间区域，同时覆盖第二电极106的边缘并露出第二电极106的中间区域，较佳的，钝化保护膜115覆盖第一电极105的边缘并露出第一电极105的中间区域，同时钝化保护膜115也覆盖第二电极106的边缘并露出第二电极106的中间区域。由于钝化保护膜115覆盖了第一电极105和第二电极106的边缘，所以进一步提高了第一电极105和第二电极106与外延层102之间的粘附性。钝化保护膜的材料较佳的为二氧化硅、氮化硅或氮氧化硅中的一种或几种的组合，厚度为较佳的，厚度为

以下说明本实施例的便于打线的LED芯片的制备方法。参考图2，其为本实用新型一实施例的便于打线的LED芯片及其制备方法的流程图。并结合图3a-图3c，其为本实用新型第一实施例的便于打线的LED芯片及其制备方法的工艺步骤的示意图，详细说明本实施例中便于打线的LED芯片制备方法的工艺步骤。

首先进行步骤S11，提供衬底101。

然后进行步骤S12，在衬底101上制备外延层102，外延层102上具有第一电极制备区103和第二电极制备区116。在所述衬底上制备外延层的步骤包括：在所述衬底上沉积所述第二限制层；在所述第二限制层上沉积所述发光外延层；在所述发光外延层上沉积所述第一限制层；以及选择性刻蚀所述第一限制层、发光外延层以及第二限制层，以使所述发光外延层和第二限制层位于所述第二限制层的所述第一区域上，所述第二限制层的第二区域具有露出的第二限制层台面，所述第一电极制备区位于所述第一限制层内，所述第二电极制备区位于所述第二限制层台面内。由于本实施例中还设置有透明导电层114，所以在步骤S12的过程中还包括制备透明导电层114的过程。较佳的，在衬底101上制备外延层102的具体过程为：采用常规的MOCVD生长方法在衬底101上依次生长包括N型氮化铝镓的第二限制层111、3～5个周期的氮化镓/氮化铟镓多量子阱的外延发光层112和包括P型氮化铝镓的第一限制层113；采用蒸发或溅射的方式在第一限制层113上表面形成透明导电层114，选择性刻蚀透明导电层114，使其露出部分第一电极制备区103，其中露出部分的第一电极制备区103中包括第一电极粗化区104；选择性刻蚀第一限制层113、发光外延层112以及第二限制层111，以使发光外延层112和第二限制层111位于第二限制层111的所述第一区域118上，第二限制层111的第二区域119具有露出的第二限制层台面120，第一电极制备区104位于第一限制层113内，第二电极制备区116位于第二限制层台面120内，见图3a。

随后进行步骤S13，对第一电极制备区103进行粗化形成第一电极粗化区104，同时对第二电极制备区116进行粗化形成第二电极粗化区117。对所述第一电极制备区103和第二电极制备区116进行粗化，形成第一电极粗化区104和第二电极粗化区117的步骤包括：在外延层102上形成掩膜层，掩膜层露出需要形成第一电极粗化区104的第一电极制备区103，同时掩膜层露出需要形成第二电极粗化区117的第二电极制备区116；以及对露出的需要形成第一电极粗化区104的第一电极制备区103进行粗化，形成第一电极粗化区104，同时对露出的需要形成第二电极粗化区117的第二电极制备区116进行粗化，形成第二电极粗化区117，如图3b。第一电极粗化区104和第二电极制备区116可采用干法刻蚀工艺或湿法腐蚀工艺对所述第一电极制备区103和第二电极制备区116进行粗化得到。其中，干法刻蚀工艺的刻蚀气体包含氩气，氩气用于对第一电极粗化区104和第二电极制备区116进行离子轰击。所述湿法腐蚀工艺优选的为高温腐蚀工艺，腐蚀液为硫酸、盐酸、硝酸及磷酸中的一种或几种，反应温度为150℃～300℃，反应时间为1分钟～15分钟，较佳的，反应温度为180℃、200℃、250℃、280℃，反应时间为1分钟、3分钟、5分钟、8分钟、10分钟、12分钟。在较佳的实施例中，腐蚀液为硫酸和磷酸按1∶3～10∶1的比例组成的混酸，其中，硫酸和磷酸的优选比例为1∶2、1∶1、2∶1、3∶1、4∶1、5∶1、6∶1、7∶1、8∶1、9∶1。

最后进行步骤S14，第一电极105和第二电极106。采用常规的生长方法，在第一电极制备区103和第二电极制备区116依次沉积欧姆接触层、过渡层及金属铝，并通过剥离方式获得第一电极105和第二电极106，见图3c。

在本实施例中还设置有一层钝化保护膜115，钝化保护膜115的制备步骤包括：采用常规的等离子体增强化学气相沉积法在外延层102、第一电极105和第二电极106上沉积钝化保护膜115；以及经过刻蚀工艺刻蚀第一电极105和第二电极106中间区域的钝化保护膜115，并保留第一电极105边缘区域的钝化保护膜115和第二电极106边缘区域的钝化保护膜115。其中，钝化保护膜115的沉积速率为

/秒～

/秒，较佳的为

/秒、

/秒、

/秒、

/秒。

综上所述，本实用新型提供一种便于打线的LED芯片，本实用新型提供一种便于打线的LED芯片，该便于打线的LED芯片的外延层具有第一电极制备区，对第一电极制备区进行粗化形成第一电极粗化区，第一电极粗化区具有不规则纳米图案，在第一电极制备区上制备的第一电极具有粗糙表面。与现有技术相比，本实用新型提供的便于打线的LED芯片具有以下优点：

1、本实用新型所述的便于打线的LED芯片，该种便于打线的LED芯片的外延层具有第一电极制备区和第二电极制备区，对第一电极制备区进行粗化形成第一电极粗化区，并对第二电极制备区进行粗化形成第二电极粗化区，第一电极粗化区和第二电极粗化区具有不规则纳米图案，使得第一电极制备区和第二电极制备区表面具有粗糙表面，所以提高了外延层上第一电极制备区和第二电极制备区的表面黏附性，当在外延层上的第一电极制备区上制备第一电极，和当在外延层上的第二电极制备区上制备第二电极时，增大了第一电极和第二电极与外延层表面连接的牢固程度，从而降低了第一电极和第二电极脱落的概率，解决了电极易脱落的问题；同时，第一电极粗化区的面积小于第一电极制备区的面积，第二电极粗化区的面积小于第二电极制备区的面积，第一电极制备区和第二电极制备区还具有未粗化的表面，有利于外延层与第一电极和第二电极之间的导电联通；另外，钝化保护膜覆盖第一电极和第二电极的边缘又进一步加固了第一电极和外延层之间及第二电极和外延层之间连接。

2、本实用新型所述的便于打线的LED芯片，该种便于打线的LED芯片的外延层的第一电极制备区上具有第一电极粗化区，第一电极粗化区具有不规则纳米图案，当在第一电极制备区上制备第一电极时，由于第一电极粗化区的存在使得第一电极的上表面具有纳米量级的粗糙度，从而增加了第一电极与打线金球之间的黏附性及黏结速率，同理，第二电极与打线金球之间的黏附性及黏结速率得到提高，所以提高了打线成功的概率，进而解决了打线困难的问题。

3、本实用新型所述的便于打线的LED芯片，该种便于打线的LED芯片的外延层表面、第一电极表面及第二电极表面都具有纳米量级的粗糙度，增加了界面上光的漫反射作用，提高了光的提取率，所以该种便于打线的LED芯片的亮度得到提升。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (12)

1.一种便于打线的LED芯片，包括：

衬底；

外延层，所述外延层设置于所述衬底上，所述外延层具有第一电极制备区和第二电极制备区，所述第一电极制备区和所述第二电极制备区彼此独立，所述第一电极制备区内具有第一电极粗化区，所述第二电极制备区内具有第二电极粗化区；

第一电极，所述第一电极设置于所述第一电极制备区上；以及

第二电极，所述第二电极设置于所述第二电极制备区上。

2.如权利要求1所述的便于打线的LED芯片，其特征在于，所述衬底为图形化衬底或非图形化衬底。

3.如权利要求1所述的便于打线的LED芯片，其特征在于，所述衬底的材料为蓝宝石、碳化硅、氧化镁或氧化锌。

4.如权利要求1所述的便于打线的LED芯片，其特征在于，所述外延层包括自上至下依次层叠设置的第一限制层、发光外延层和第二限制层，所述第一电极制备区位于所述第一限制层上，所述第二限制层包括第一区域和第二区域，所述发光外延层和第二限制层位于所述第一区域上，所述第二电极制备区位于所述第二区域内。

5.如权利要求4所述的便于打线的LED芯片，其特征在于，所述外延层上还具有透明导电层，所述透明导电层位于所述第一限制层上，所述透明导电层露出部分所述第一电极制备区，露出部分的第一电极制备区中包括第一电极粗化区。

6.如权利要求1所述的便于打线的LED芯片，其特征在于，所述第一电极粗化区的面积小于等于所述第一电极制备区的面积，所述第二电极粗化区的面积小于等于所述第二电极制备区的面积。

7.如权利要求1所述的便于打线的LED芯片，其特征在于，所述第一电极粗化区和所述第二电极粗化区均具有纳米图案，所述纳米图案的长、宽、高以及相邻纳米图案之间的间距均在10nm～200nm之间。

8.如权利要求7中所述的便于打线的LED芯片，其特征在于，所述纳米图案为无序排列。

9.如权利要求1所述的便于打线的LED芯片，其特征在于，所述第一电极和所述第二电极的上表面均具有粗糙表面。

10.如权利要求1所述的便于打线的LED芯片，其特征在于，所述第一电极和第二电极均包括自下至上依次层叠的欧姆接触层、过渡层及主电极层。

11.如权利要求10所述的便于打线的LED芯片，其特征在于，所述主电极层的材料为金属铝，厚度为

12.如权利要求1所述的便于打线的LED芯片，其特征在于，在所述外延层、第一电极以及第二电极上还设置有钝化保护膜，所述钝化保护膜覆盖所述第一电极的边缘并露出第一电极的中间区域，所述钝化保护膜覆盖所述第二电极的边缘并露出第二电极的中间区域。

Images