CN202435386U - 基于set/mos混合结构的8-3编码器 - Google Patents
基于set/mos混合结构的8-3编码器 Download PDFInfo
- Publication number
- CN202435386U CN202435386U CN2012200014903U CN201220001490U CN202435386U CN 202435386 U CN202435386 U CN 202435386U CN 2012200014903 U CN2012200014903 U CN 2012200014903U CN 201220001490 U CN201220001490 U CN 201220001490U CN 202435386 U CN202435386 U CN 202435386U
- Authority
- CN
- China
- Prior art keywords
- circuit
- mos
- encoder
- power consumption
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本实用新型涉及集成电路技术领域，特别是一种基于SET/MOS混合结构的8-3编码器，包括第一至八信号源以及第一、二、三四输入的SET/MOS混合电路；仅用了3个PMOS管，3个NMOS管和3个SET，HSPICE的仿真结果表明该编码器具有较低的功耗，整个电路的功耗仅为29.4nW，输入输出电压间具有较好的兼容性，输出电压具有较大的摆幅（0.67V）。与由CMOS器件设计的8-3编码器相比，电路功耗明显下降，管子数目大大减少，电路结构得到了进一步的简化，有利于降低电路功耗，节省芯片面积，提高电路的集成度，有望应用于将来的低功耗、高性能的超大规模集成电路中。
Description
技术领域
本实用新型涉及集成电路技术领域，特别是一种由纳米器件组成的基于SET/MOS混合结构的8-3编码器。
背景技术
随着半导体器件特征尺寸的不断减小，集成电路单个芯片的规模变得越来越大。器件数目的增加，导致了芯片功耗的迅速增加，传统的CMOS设计遇到了来自器件本身的物理极限、功耗、可靠性等方面的挑战。基于传统的CMOS技术设计的8-3编码器,主要利用PMOS管与NMOS管互补的特性实现相应的逻辑功能。这种设计方法需要消耗较多的晶体管，电路的功耗大、集成度不高，已经不能满足新一代集成电路的低功耗、高集成度的设计要求。
发明内容
本实用新型的目的是提供一种基于SET/MOS混合结构的8-3编码器，能够将8个输入信号编码为3位的二进制码输出。
本实用新型采用以下方案实现：一种基于SET/MOS混合结构的8-3编码器，其特征在于：包括第一至八信号源以及第一、二、三四输入的SET/MOS混合电路；所述的第一信号源与第一SET/MOS混合电路的第一输入端连接；所述第二信号源与所述第二SET/MOS混合电路的第一输入端连接；所述第三信号源与第一、二SET/MOS混合电路的第二输入端连接；所述第四信号源与所述第三SET/MOS混合电路的第一输入端连接；所述第五信号源与所述第三SET/MOS混合电路的第二输入端以及第一SET/MOS混合电路的第三输入端连接；所述第六信号源与所述第二SET/MOS混合电路的第三输入端以及第三SET/MOS混合电路的第三输入端连接；所述第七信号源与所述的第一、二、三SET/MOS混合电路的第四输入端连接；所述第八信号源悬空。
在本实用新型一实施例中，所述的SET/MOS混合电路包括：一PMOS管，其源极接电源端Vdd；一NMOS管，其漏极与所述PMOS管的漏极连接；以及一SET管，其与所述NMOS管的源极连接。
本实用新型电路仅用了3个PMOS管，3个NMOS管和3个SET，能够将8个输入信号编码为3位的二进制码输出。HSPICE的仿真结果表明该编码器具有较低的功耗，整个电路的功耗仅为29.4nW，输入输出电压间具有较好的兼容性，输出电压具有较大的摆幅（0.67V）。与由CMOS器件设计的8-3编码器相比，电路功耗明显下降，管子数目大大减少，电路结构得到了进一步的简化，有利于降低电路功耗，节省芯片面积，提高电路的集成度，有望应用于将来的低功耗、高性能的超大规模集成电路中。
附图说明
图1为四输入的SET/MOS混合电路原理图。
图2为四输入的SET/MOS混合电路实现的或逻辑仿真特性曲线。
图3为基于SET/MOS混合结构的8-3编码器的原理图。
图4a和图4b为基于SET/MOS混合结构的8-3编码器的仿真特性曲线。
具体实施方式
下面结合附图及实施例对本实用新型做进一步说明。
如图3所示，本实施例提供一种基于SET/MOS混合结构的8-3编码器，其特征在于：包括第一至八信号源以及第一、二、三四输入的SET/MOS混合电路；所述的第一信号源与第一SET/MOS混合电路的第一输入端连接；所述第二信号源与所述第二SET/MOS混合电路的第一输入端连接；所述第三信号源与第一、二SET/MOS混合电路的第二输入端连接；所述第四信号源与所述第三SET/MOS混合电路的第一输入端连接；所述第五信号源与所述第三SET/MOS混合电路的第二输入端以及第一SET/MOS混合电路的第三输入端连接；所述第六信号源与所述第二SET/MOS混合电路的第三输入端以及第三SET/MOS混合电路的第三输入端连接；所述第七信号源与所述的第一、二、三SET/MOS混合电路的第四输入端连接；所述第八信号源悬空。
本实用新型采用新型的纳米电子器件与传统的MOS管相混合的方式来设计8-3编码器。作为新一代纳米电子器件的典型代表，单电子晶体管(Single electron transistor, SET) 具有极低的功耗和极高的开关速度，在功耗、工作速度等方面相对于传统的微电子器件具有明显的优势，被认为是制造下一代低功耗、高密度超大规模集成电路理想的基本器件。单电子晶体管能够与CMOS硅工艺很好地兼容，SET/MOS混合电路具备SET和MOS管的优越性能，表现出极低的功耗、超小的器件尺寸、较强的驱动能力和较大的输出摆幅，在多值逻辑电路、模数/数模转换器电路、存储器电路等方面得到广泛的应用。
本实用新型的编码器是一个基本数字单元，能够实现输入信号的编码。8-3编码器作为一个基本的编码器能够将8个输入信号（V0-V7）编码为3位的二进制码（Vout0-Vout2）输出，其逻辑表达式如式（1），（2），（3）所示。由此可知，8-3编码器只需要3个四输入的或门即可实现。
Vout2= V7 +V6+ V5+V4 (1)
Vout1= V7 +V6+ V3+V2 (2)
Vout0= V7 +V5+ V3+V1 (3)
本实用新型采用四输入的SET/MOS混合结构来实现或门逻辑，其电路图如图1所示。该电路由1个PMOS管，1个NMOS管和1个四输入的SET串联而成。电路中PMOS管作为恒流源为整个电路提供偏置电流。由于SET正常工作的电流都很小，一般为nA数量级，所以PMOS管应该工作在亚阈值区。NMOS管的栅极偏压V ng是固定的，其值略大于NMOS管的阈值电压V th, 使SET的漏极电压固定为Vng-Vth。通过设置合适的电路参数，SET/MOS混合电路就能够实现四输入的或逻辑功能，对应的或门逻辑仿真图如图2所示。由图可知，输出（Vout）只有在四个输入（Va，Vb，Vc，Vd）均为低电平时才为低电平，其它情况下均为高电平，满足或逻辑功能。因此，该结构可以用于8-3编码器的设计。
本实用新型利用HSPICE对提出的8-3编码器进行功能的仿真验证，采用的是SET与MOS管相混合的仿真方式。SET的模型是目前广泛使用、精度高的宏模型（Compact macromodel）。该模型以子电路的形式定义在SPICE中；MOS管的模型使用目前公认的22 nm的预测技术模型(Predictive technology model)。由于三个SET/MOS混合结构均实现或门逻辑，因此具有相同的电路参数。电路中的电源电压Vdd设置为0.80 V，PMOS管和NMOS管的宽长比(W/L)均设为1/3，主要的电路仿真参数如表一所示。
表一
仿真得到的特性曲线如图4a和图4b所示。图4a为输入信号，8个输入信号均设为方波，输入以0.8V和0V为高低电平，并且所加的波形满足在相同时刻有且仅有一个输入为高电平的要求。仿真得到的输出波形分别以0.07 V和0.74 V为低电平和高电平，如图4b所示。从图中可以看出，该电路能够对8个输入信号进行编码，输出与之相对应的3位二进制码。因此，本实用新型提出的电路能够较好地实现8-3编码器的功能。
总的来说，本实用新型利用SET/MOS混合结构所具有的库仑阻塞振荡效应和多栅输入特性，实现了8-3编码器。该编码器电路结构简单，仅由3个PMOS管，3个NMOS管和3个SET构成。整个电路的平均功耗仅为29.4 nW，输入输出电压间具有较好的兼容性，输出电压具有较大的摆幅（0.67V）。与由CMOS器件设计的8-3编码器相比，本实用新型设计的电路功耗明显下降，管子数目大大减少，电路结构得到了进一步的简化，有利于降低电路功耗，节省芯片面积，提高电路的集成度，有望应用于将来的低功耗、高性能的超大规模集成电路中。
这里要说明的是，本实用新型要求保护的是硬件电路的连接特征，至于其它相关设计算法说明只是用于让一般技术人员更好的理解本实用新型。
以上所述仅为本实用新型的较佳实施例，凡依本实用新型申请专利范围所做的均等变化与修饰，皆应属本实用新型的涵盖范围。
Claims (2)
1.一种基于SET/MOS混合结构的8-3编码器，其特征在于：包括第一至八信号源以及第一、二、三四输入的SET/MOS混合电路；
所述的第一信号源与第一SET/MOS混合电路的第一输入端连接；
所述第二信号源与所述第二SET/MOS混合电路的第一输入端连接；
所述第三信号源与第一、二SET/MOS混合电路的第二输入端连接；
所述第四信号源与所述第三SET/MOS混合电路的第一输入端连接；
所述第五信号源与所述第三SET/MOS混合电路的第二输入端以及第一SET/MOS混合电路的第三输入端连接；
所述第六信号源与所述第二SET/MOS混合电路的第三输入端以及第三SET/MOS混合电路的第三输入端连接；
所述第七信号源与所述的第一、二、三SET/MOS混合电路的第四输入端连接；所述第八信号源悬空。
2.根据权利要求1所述的基于SET/MOS混合结构的8-3编码器，其特征在于，所述的SET/MOS混合电路包括：
一PMOS管，其源极接电源端Vdd；
一NMOS管，其漏极与所述PMOS管的漏极连接；以及
一SET管，其与所述NMOS管的源极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012200014903U CN202435386U (zh) | 2012-01-05 | 2012-01-05 | 基于set/mos混合结构的8-3编码器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012200014903U CN202435386U (zh) | 2012-01-05 | 2012-01-05 | 基于set/mos混合结构的8-3编码器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202435386U true CN202435386U (zh) | 2012-09-12 |
Family
ID=46784794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012200014903U Expired - Fee Related CN202435386U (zh) | 2012-01-05 | 2012-01-05 | 基于set/mos混合结构的8-3编码器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202435386U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102571100A (zh) * | 2012-01-05 | 2012-07-11 | 福州大学 | 基于set/mos混合结构的8-3编码器 |
-
2012
- 2012-01-05 CN CN2012200014903U patent/CN202435386U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102571100A (zh) * | 2012-01-05 | 2012-07-11 | 福州大学 | 基于set/mos混合结构的8-3编码器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203675093U (zh) | 基于浮栅技术的动态异或门设计 | |
| CN101442307A (zh) | 电平转换器 | |
| CN102437836A (zh) | 一种低功耗短脉冲产生电路及低功耗脉冲型d触发器 | |
| CN103346780A (zh) | Mos管与单电子晶体管混合结构的可复用逻辑门 | |
| CN202435386U (zh) | 基于set/mos混合结构的8-3编码器 | |
| CN103279322A (zh) | Set/mos混合电路构成的阈值逻辑型超前进位加法器 | |
| CN203911880U (zh) | 一种由衬底控制的d触发器 | |
| CN102571100A (zh) | 基于set/mos混合结构的8-3编码器 | |
| CN202435358U (zh) | 基于set/mos混合结构的d触发器 | |
| CN107872204A (zh) | 一种低功耗小面积大增益的新型tda电路 | |
| CN102571071B (zh) | 基于阈值逻辑的set/mos混合结构乘法器单元 | |
| CN202435377U (zh) | 基于set/mos混合结构的二进制码-格雷码转换器 | |
| CN110798201B (zh) | 一种高速耐压电平转换电路 | |
| Varma et al. | Sub Threshold Level Shifters and Level Shifter with LEC for LSI’s | |
| CN203324967U (zh) | Set/mos混合电路构成的阈值逻辑型超前进位加法器 | |
| CN203340048U (zh) | Mos管与单电子晶体管混合结构的可复用逻辑门 | |
| CN202424681U (zh) | 基于阈值逻辑的set/mos混合结构的2:1复用器 | |
| CN202435382U (zh) | 基于阈值逻辑的set/mos混合结构的7-3计数器 | |
| CN102457266B (zh) | 基于阈值逻辑的set/mos混合结构的2:1复用器 | |
| CN102571076B (zh) | 基于阈值逻辑的set/mos混合结构的7-3计数器 | |
| CN202453865U (zh) | 基于阈值逻辑的set/mos混合结构2位乘法器 | |
| CN101826065B (zh) | 一种usb信号转换接口电路 | |
| CN202435379U (zh) | 基于阈值逻辑的set/mos混合结构乘法器单元 | |
| CN103281063A (zh) | Set/mos混合电路构成的选通逻辑电路 | |
| CN108540123B (zh) | 电平转换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120912 Termination date: 20180105 |