CN202424686U - 一种用于可提高锁相环相位噪音性能的结构 - Google Patents

一种用于可提高锁相环相位噪音性能的结构 Download PDF

Info

Publication number
CN202424686U
CN202424686U CN2011205600742U CN201120560074U CN202424686U CN 202424686 U CN202424686 U CN 202424686U CN 2011205600742 U CN2011205600742 U CN 2011205600742U CN 201120560074 U CN201120560074 U CN 201120560074U CN 202424686 U CN202424686 U CN 202424686U
Authority
CN
China
Prior art keywords
phase
locked loop
noise performance
mixer
phase shifter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2011205600742U
Other languages
English (en)
Inventor
张大龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XI'AN XINCHUANG ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
XI'AN XINCHUANG ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN XINCHUANG ELECTRONIC TECHNOLOGY Co Ltd filed Critical XI'AN XINCHUANG ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN2011205600742U priority Critical patent/CN202424686U/zh
Application granted granted Critical
Publication of CN202424686U publication Critical patent/CN202424686U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本实用新型涉及一种用于可提高锁相环相位噪音性能的结构。其运用最大比合并的原理,对多个锁相环的输出信号进行合并,可得到优于单个锁相环相位噪声性能。本实用新型包括锁相环,所述的锁相环上依次连接有限幅器和合路器,所述的锁相环和限幅器之间连接有移相器,移相器上连接有检测单元,所述的合路器与检测单元连接,所述的检测单元包括控制单元,控制单元上依次连接有移相器、限幅器、合路器、幅度检测和模数转换器,所述的锁相环至少设置一个。

Description

一种用于可提高锁相环相位噪音性能的结构
一、技术领域:
本实用新型涉及一种用于可提高锁相环相位噪音性能的结构。
二、背景技术:
锁相环技术是现代无线通信技术中的一项关键技术,锁相环可以产生一个高精度高纯度的单频点信号,用于无线收发中的上下变频,它的基本结构如图1所示,主要由参考信号fref,鉴頻鉴相器10(PFD),电荷泵11(Charge Pump),环路滤波器12(LPF),压控振荡器13(VCO)以及分频器14(Divider)等部分组成,PFD主要用于检测参考源频率和VCO经过分频器后反馈的频率之间的频率及相位差,电荷泵将这一差值转化为电流信号注入环路滤波器,经滤波后得到直流电压信号对压控振荡器进行调节。
锁相环的性能指标包含频率覆盖范围,锁定时间,相位噪声,功耗,面积等,其中相位噪声性能是最重要的指标之一,相位噪声性能的优劣会直接对无线收发机整体的性能产生影响。
对相位噪声产生影响的因素很多,在一个设计合理的单个锁相环系统中,电荷泵、压控振荡器是主要决定系统相位噪声性能的两个模块。传统方法中,主要是对锁相环中的模块进行优化,或者对单个锁相环系统进行一些改进来提高相位噪声性能。
三、实用新型内容:
本实用新型为了解决上述背景中的不足之处,提供一种用于可提高锁相环相位噪音性能的结构,其运用最大比合并的原理,对多个锁相环的输出信号进行合并,可得到优于单个锁相环相位噪声性能。
为实现上述目的,本实用新型采用的技术方案为:一种用于可提高锁相环相位噪音性能的结构,包括锁相环,所述的锁相环上依次连接有限幅器和合路器,所述的锁相环和限幅器之间连接有移相器,移相器上连接有检测单元,所述的合路器与检测单元连接。
所述的检测单元包括控制单元,控制单元上依次连接有移相器、限幅器、合路器、幅度检测和模数转换器。
所述的锁相环至少设置一个。
与现有技术相比,本实用新型具有的优点和效果如下:本实用新型运用最大比合并的原理,对多个锁相环的输出信号进行合并,可得到优于单个锁相环相位噪声性能;一般地,两路锁相环输出信号进行合并后,相对于单个锁相环,相位噪声可以降低3dB;四路锁相环输出信号进行合并后,相对于对于单个锁相环,相位噪声可以降低6dB;锁相环的个数会受限于电路的电源电压、各个模块引入的噪声、功耗、面积等因素,使用两到四路锁相环进行合并会是一个比较折中的方案。
四、附图说明:
图1 传统锁相环频率综合器的框图;
图2 本实用新型一个实施例的框图;
图3 本实用新型一个扩展实施例的框图;
图4 本实用新型检测单元的框图。
五、具体实施方式:
一种用于可提高锁相环相位噪音性能的结构,包括锁相环,所述的锁相环上依次连接有限幅器和合路器,所述的锁相环和限幅器之间连接有移相器,移相器上连接有检测单元25,所述的合路器与检测单元25连接,所述的检测单元包括控制单元42,控制单元42上依次连接有移相器43、限幅器44、合路器45、幅度检测40和模数转换器41,所述的锁相环至少设置一个。
实施方式一:
参见图2:图2方案包含锁相环一20、限幅器一21、锁相环二22、移相器一23、限幅器24、检测单元25及合路器26。
锁相环一20和锁相环二22采用相同的参考信号fref,输出信号分别为fvco1和fvco2,这两个信号具有相同的频率,fvco1不进行移相直接进入限幅器一21, 输出fl1作为一个基准信号进入合路器一26;fvco2经过可控移相器一23进行移相后进入限幅器二24,输出fl2进入合路器一26与fl1进行合并输出信号fo。检测单元25检测合路器一26输出信号fo的幅度,根据fo的幅度对移相器一23进行调节,移相器一23可通过检测单元25的反馈信号来改变信号fvco2的相位;限幅器一21和限幅器二24有两个作用,一是对信号进行限幅,二是保证两个信号的幅度基本相等;合路器一26完成对信号fl1和fp2进行电压相加的操作;检测单元25完成对信号fo的幅度检测,判断后提供反馈信号给移相器一23,判断流程见图4。
实施方式二:
参见图3:图3方案包含锁相环三300、锁相环四302、锁相环五305、锁相环六308、移相器二303、移相器三306、移相器四309、限幅器三301、限幅器四304、限幅器五307、限幅器六310、合路器二312和检测单元25。
锁相环三300、锁相环四302、锁相环五305、锁相环六308采用相同的参考信号fref,输出信号分别为fvco1、fvco2、fvco3和fvco4,这两个信号具有相同的频率,fvco1不进行移相直接进入限幅器三301,输出作为一个基准信号进入合路器二312, fvco2经过数字移相器二303进行移相后进入限幅器四304,输出进入合路器二312,fvco2不进行移相直接进入限幅器三301, fvco3经过数字移相器三306进行移相后进入限幅器五307,输出进入合路器二312,fvco4经过数字移相器四309进行移相后进入限幅器六310,输出进入合路器二312,合路器二进行电压相加的操作输出信号fo,检测单元25完成对信号fo的幅度检测,移相器二303、移相器三306、移相器四309可通过检测单元25的反馈信号来改变fvco2、fvco3和fvco4的相位,判断后提供反馈信号给移相器二303、移相器三306、移相器四309,判断流程见图4。
参见图4:检测单元首先将信号fo的幅度信息由幅度检测40单元采集下来,经模数转换器41量化为数字信号送给控制单元42,控制单元42判断信号fo的幅度是否达到最大值,如果达到最大值则不再改变移相器的控制信号,否则改变移相器的控制信号到下一状态。

Claims (3)

1.一种用于可提高锁相环相位噪音性能的结构,包括锁相环,所述的锁相环上依次连接有限幅器和合路器,所述的锁相环和限幅器之间连接有移相器,移相器上连接有检测单元(25),所述的合路器与检测单元(25)连接。
2.根据权利要求1所述的一种用于可提高锁相环相位噪音性能的结构,其特征在于:所述的检测单元(25)包括控制单元(42),控制单元(42)上依次连接有移相器(43)、限幅器(44)、合路器(45)、幅度检测(40)和模数转换器(41)。
3.根据权利要求1或2所述的一种用于可提高锁相环相位噪音性能的结构,其特征在于:所述的锁相环至少设置一个。
CN2011205600742U 2011-12-29 2011-12-29 一种用于可提高锁相环相位噪音性能的结构 Expired - Fee Related CN202424686U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011205600742U CN202424686U (zh) 2011-12-29 2011-12-29 一种用于可提高锁相环相位噪音性能的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011205600742U CN202424686U (zh) 2011-12-29 2011-12-29 一种用于可提高锁相环相位噪音性能的结构

Publications (1)

Publication Number Publication Date
CN202424686U true CN202424686U (zh) 2012-09-05

Family

ID=46749409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011205600742U Expired - Fee Related CN202424686U (zh) 2011-12-29 2011-12-29 一种用于可提高锁相环相位噪音性能的结构

Country Status (1)

Country Link
CN (1) CN202424686U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113992271A (zh) * 2021-10-26 2022-01-28 京信网络系统股份有限公司 一种5g毫米波基站

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113992271A (zh) * 2021-10-26 2022-01-28 京信网络系统股份有限公司 一种5g毫米波基站
CN113992271B (zh) * 2021-10-26 2023-09-26 京信网络系统股份有限公司 一种5g毫米波基站

Similar Documents

Publication Publication Date Title
US20120213268A1 (en) Locking System and Method Thereof
CN103647553B (zh) 一种宽带超低相位噪声的可直流调频参考源电路
CN102769462A (zh) 直接数字频率锁相倍频器电路
CN102594338B (zh) 具有错误锁定纠正机制的计数器控制型延迟锁相环电路
CN101807920A (zh) 自适应频率校准频率合成器
CN202949409U (zh) 基于双vco的超宽带频率合成器
CN101977053A (zh) 应用于动态可重配分频比的pll的锁定检测电路
CN105680851A (zh) 时钟数据恢复系统
CN102122953A (zh) 具有扩展追踪范围的快速锁定全数字锁相回路
CN112865788B (zh) 一种具有自适应锁频环的低功耗亚采样锁相环
CN103178840B (zh) 一种锁相环电路及其工作方法
CN110445491A (zh) 一种基于预设频率及动态环路带宽的锁相环
CN103684445A (zh) 多相位高分辨率锁相环
CN104836581A (zh) 采用多谐波基准的高性能宽带频率源产生电路及其产生方法
CN215646752U (zh) 一种具有低相位噪声的混频锁相环电路
CN201541235U (zh) 微波信号源模块
CN202424686U (zh) 一种用于可提高锁相环相位噪音性能的结构
CN104300977A (zh) 一种低相噪高速频率合成系统
CN102946306A (zh) 时钟数据恢复电路结构及数字化时钟数据恢复方法
CN204539121U (zh) 小型化频率源
CN101414820B (zh) 一种数字频率合成及同步电路
CN114157294B (zh) 模拟鉴相器与数字鉴频器合作捕获的低相噪频率合成器
CN202026299U (zh) 一种频率合成装置
CN208190632U (zh) 时频模块
CN202435384U (zh) 一种基于电压预置技术的快速锁相合成器

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

Termination date: 20171229