CN105680851A - 时钟数据恢复系统 - Google Patents

时钟数据恢复系统 Download PDF

Info

Publication number
CN105680851A
CN105680851A CN201610004745.4A CN201610004745A CN105680851A CN 105680851 A CN105680851 A CN 105680851A CN 201610004745 A CN201610004745 A CN 201610004745A CN 105680851 A CN105680851 A CN 105680851A
Authority
CN
China
Prior art keywords
clock
data recovery
phase
loop
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610004745.4A
Other languages
English (en)
Other versions
CN105680851B (zh
Inventor
刘金彬
李奇
隋海建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analogix Semiconductor Beijing Inc
Analogix International LLC
Original Assignee
Analogix Semiconductor Beijing Inc
Analogix International LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analogix Semiconductor Beijing Inc, Analogix International LLC filed Critical Analogix Semiconductor Beijing Inc
Priority to CN201610004745.4A priority Critical patent/CN105680851B/zh
Publication of CN105680851A publication Critical patent/CN105680851A/zh
Application granted granted Critical
Publication of CN105680851B publication Critical patent/CN105680851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Abstract

本发明公开了一种时钟数据恢复系统。其中，该时钟数据恢复系统包括：时钟数据恢复环路，包括鉴相器、鉴频器和相位插值器，其中，相位插值器用于输出时钟信号并将时钟信号的时钟沿与时钟数据恢复环路的输入数据的中心点对齐；以及鉴频器环路，输入端分别与时钟数据恢复环路中的鉴相器和鉴频器相连接，输出端与相位插值器相连接，用于跟踪时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的频率变化，并输出多相位时钟信号至相位插值器。本发明解决了相关技术中的双环路时钟数据恢复电路跟踪展频时钟频率变化时，需要时钟数据恢复环路具备尽可能大的跟踪带宽的技术问题。

Description

时钟数据恢复系统
技术领域
本发明涉及电子技术领域，具体而言，涉及一种时钟数据恢复系统。
背景技术
现有技术中的双环路时钟数据恢复电路仅包括一个时钟数据恢复环路和一个锁相环，其中，锁相环为时钟数据恢复环路提供参考时钟信号。由于时钟数据恢复环路有限的捕获带宽，锁相环的输入时钟信号一般为外接晶振，锁相环中的压控振荡器时钟频率非常接近时钟数据恢复环路的输入数据的速率。对于时钟数据恢复环路而言，锁相环可以看作是一个独立的时钟参考源，即时钟数据恢复环路和锁相环是彼此完全独立的。时钟数据恢复环路必须跟踪输入数据的频率与相位的变化以达到跟踪输入数据抖动的目的。但是，当时钟数据恢复环路跟踪展频时钟频率变化时，需要时钟数据恢复环路必须具备尽可能大的跟踪带宽，但这必须与时钟数据恢复环路的抖动传输性能相折中，因而使得环路的设计非常复杂。
针对相关技术中的双环路时钟数据恢复电路跟踪展频时钟频率变化时，需要时钟数据恢复环路具备尽可能大的跟踪带宽的问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种时钟数据恢复系统，以至少解决相关技术中的双环路时钟数据恢复电路跟踪展频时钟频率变化时，需要时钟数据恢复环路具备尽可能大的跟踪带宽的技术问题。
根据本发明实施例的一个方面，提供了一种时钟数据恢复系统，包括：时钟数据恢复环路，包括鉴相器、鉴频器和相位插值器，其中，相位插值器用于输出时钟信号并将时钟信号的时钟沿与时钟数据恢复环路的输入数据的中心点对齐；以及鉴频器环路，输入端分别与时钟数据恢复环路中的鉴相器和鉴频器相连接，输出端与相位插值器相连接，用于跟踪时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的频率变化，并输出多相位时钟信号至相位插值器。
进一步地，鉴频器环路包括：频率相位合成器，与时钟数据恢复环路中的鉴相器和鉴频器相连接，用于获取锁相环中分频器的分频比；以及锁相环，与频率相位合成器相连接，用于获取多相位时钟信号，并将多相位时钟信号输出至相位插值器。
进一步地，频率相位合成器包括：第一环路滤波器，与时钟数据恢复环路中的鉴相器和鉴频器相连接，用于获取时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的频率和相位的误差信息；抽取模块，与第一环路滤波器相连接，用于降低频率和相位的误差信息中的频率；以及调制器，与抽取模块相连接，用于获取分频器的分频比的分数部分。
进一步地，第一环路滤波器包括：鉴相器通道，用于处理时钟数据恢复环路中的鉴相器输出的时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的相位误差；鉴频器通道，用于处理时钟数据恢复环路中的鉴频器输出的时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的频率误差，其中，鉴频器通道的积分阶次高于鉴相器通道的积分阶次；以及第一加法器，分别与鉴相器通道和鉴频器通道相连接，用于获取频率和相位的误差信息。
进一步地，鉴相器通道包括第一通道和第二通道，其中，第一通道采用比例结构，第二通道采用积分结构，鉴频器通道采用积分结构。
进一步地，锁相环包括：分频器，与调制器相连接，其中，分频器的分频比由分数部分和预设的整数部分组成；鉴频鉴相器，与分频器相连接，用于比较分频器输出的信号与参考信号的频率和相位的误差；电荷泵，与鉴频鉴相器相连接，用于将误差信号变换为压控振荡器的控制信号；第二环路滤波器，一端与电荷泵相连接，另一端与压控振荡器相连接，用于对控制信号进行滤波处理；以及压控振荡器，分别与分频器和相位插值器相连接，用于输出多相位时钟信号。
进一步地，时钟数据恢复环路还包括：第三环路滤波器，一端与鉴相器相连接，另一端通过积分器与相位插值器相连接，用于对鉴相器输出的时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的相位误差进行处理，并将处理后的相位误差信息发送至相位插值器。
进一步地，第三环路滤波器包括：比例结构，一端与鉴相器相连接，另一端与第二加法器相连接；积分结构，一端与鉴相器相连接，另一端与第二加法器相连接；以及第二加法器，分别与比例结构、积分结构和积分器相连接。
进一步地，时钟数据恢复系统包括：至少一个时钟数据恢复环路，每个时钟数据恢复环路中的鉴相器和鉴频器分别与鉴频器环路的输入端相连接，每个时钟数据恢复环路中的相位插值器分别与鉴频器环路的输出端相连接。
进一步地，时钟数据恢复系统还包括：求平均值模块，分别与每个时钟数据恢复环路中的鉴相器和鉴频器相连接，用于获取至少一个时钟数据恢复环路的平均频率误差和平均相位误差，其中，每个时钟数据恢复环路对应一个频率误差和相位误差，求平均值模块与鉴频器环路的输入端相连接，用于将平均频率误差和平均相位误差发送至鉴频器环路。
在本发明实施例中，时钟数据恢复系统包括：时钟数据恢复环路，包括鉴相器、鉴频器和相位插值器，其中，相位插值器用于输出时钟信号并将时钟信号的时钟沿与时钟数据恢复环路的输入数据的中心点对齐；以及鉴频器环路，输入端分别与时钟数据恢复环路中的鉴相器和鉴频器相连接，输出端与相位插值器相连接，用于跟踪时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的频率变化，并输出多相位时钟信号至相位插值器，通过鉴频器环路跟踪时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的频率变化，输出多相位时钟信号至相位插值器，利用相位插值器输出时钟信号并将时钟信号的时钟沿与时钟数据恢复环路的输入数据的中心点对齐，将高速串行的输入数据转变为低速并行的输出数据，鉴频器环路完全吸收频率变化，时钟数据恢复环路处理相位变化，从而实现了简化时钟数据恢复系统结构的技术效果，进而解决了相关技术中的双环路时钟数据恢复电路跟踪展频时钟频率变化时，需要时钟数据恢复环路具备尽可能大的跟踪带宽的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例的时钟数据恢复系统的示意图；
图2是根据本发明实施例的第一环路滤波器的示意图；以及
图3是根据本发明实施例的多信道时钟数据恢复系统的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
根据本发明实施例，提供了一种时钟数据恢复系统的实施例。
图1是根据本发明实施例的时钟数据恢复系统的示意图，如图1所示，该时钟数据恢复系统的可以包括：两个环路，分别为时钟数据恢复环路和鉴频器环路，具体地：
时钟数据恢复环路，可以包括鉴频器、鉴相器和相位插值器，其中，鉴频器可以用于比较时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的频率误差，鉴相器可以用于比较时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的相位误差，相位插值器可以用于输出时钟信号并将时钟信号的时钟沿与时钟数据恢复环路的输入数据的中心点对齐，以达到将高速串行的输入数据流转变为低速并行的输出数据流。
可选地，时钟数据恢复环路还可以包括：第三环路滤波器，一端与鉴相器相连接，另一端通过积分器与相位插值器相连接，用于对鉴相器输出的时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的相位误差进行处理，并将处理后的相位误差信息发送至相位插值器。其中，第三环路滤波器可以包括：比例结构，一端与鉴相器相连接，另一端与第二加法器相连接；积分结构，一端与鉴相器相连接，另一端与第二加法器相连接；以及第二加法器，分别与比例结构、积分结构和积分器相连接。鉴相器输出量可以包括两部分，一部分为低速并行的输出数据，另一部分为时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的相位误差，该相位误差经过第三环路滤波器和积分器处理后输入至相位插值器。
鉴频器环路，输入端分别与时钟数据恢复环路中的鉴相器和鉴频器相连接，输出端与相位插值器相连接，用于跟踪时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的频率变化，并输出多相位时钟信号至相位插值器。
可选地，鉴频器环路可以包括两部分，分别为：频率相位合成器和锁相环，其中，频率相位合成器与时钟数据恢复环路中的鉴相器和鉴频器相连接，用于获取锁相环中分频器的分频比。锁相环与频率相位合成器相连接，用于获取多相位时钟信号，并将多相位时钟信号输出至相位插值器。
可选地，频率相位合成器可以包括以下几个部分：
第一环路滤波器，与时钟数据恢复环路中的鉴相器和鉴频器相连接，用于获取时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的频率和相位的误差信息。图2是根据本发明实施例的第一环路滤波器的示意图，如图2所示，该实施例中的第一环路滤波器可以包括：鉴相器通路、鉴频器通路以及第一加法器，第一加法器分别与鉴相器通路和鉴频器通路相连接，两个通路输出的信号可以通过第一加法器进行相加处理，以使得第一加法器能够获取频率和相位的误差信息。具体地：鉴相器通路可以用于处理时钟数据恢复环路中的鉴相器输出的时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的相位误差。鉴相器通路可以包括第一通路和第二通路，其中，第一通路采用比例结构，第二通路采用积分结构，且上述通路可以根据应用开启或者关闭。鉴频器通路可以用于处理时钟数据恢复环路中的鉴频器输出的时钟数据恢复环路的输入数据与相位插值器输出的时钟信号之间的频率误差，其中，鉴频器通路采用积分结构，且鉴频器通路的积分阶次高于鉴相器通路的积分阶次，此处优选地设置鉴频器通路的积分阶次比鉴相器通路的积分阶次高一阶，这样有利于提高鉴频器环路的稳定性。
抽取模块，与第一环路滤波器相连接，用于降低频率和相位的误差信息中的频率，该实施例优选地将频率降低1/8，本发明实施例并未对频率降低的等级作限定，其可以根据实际情况进行调整。利用抽取模块降低频率和相位的误差信息中的频率能够降低系统功耗，以达到缓解下级部件处理数据压力的效果。
调制器，与抽取模块相连接，用于获取分频器分频比的分数部分。该实施例中的调制器优选为Delta-sigma调制器，简称为Δ-Σ调制器。分频器分频比的整数部分可以根据实际情况进行预先设定，也可以通过相关电路结构生成。分频器分频比由分数部分α和整数部分N组成，优选地，在调制器和分频器之间可以设置加法器，用于获取分频器的分频比，即分数部分和整数部分的和。调制器可以根据频率和相位的误差信息产生扰动，其平均值优选为分频器分频比的分数部分α，通过调制器抑制边带毛刺的产生，高频的量化噪声可以由低通滤波器过滤掉。
可选地，锁相环可以采用有源滤波器结构，也可以采用电荷泵结构，本发明实施例优选地采用电荷泵结构的锁相环，其中，电荷泵结构的锁相环可以包括以下几个部分：分频器，与调制器相连接，其中，分频器的分频比由分数部分和预设的整数部分组成；鉴频鉴相器，与分频器相连接，用于比较分频器输出的信号与参考信号的频率和相位的误差；电荷泵，与鉴频鉴相器相连接，用于将误差信号变换为压控振荡器的控制信号；第二环路滤波器，一端与电荷泵相连接，另一端与压控振荡器相连接，用于对控制信号进行滤波处理；以及压控振荡器，分别与分频器和相位插值器相连接，用于输出多相位时钟信号。
需要说明的是，鉴频器环路的结构类似于传统的分数锁相环频率合成器，不同的是分数部分α由时钟数据恢复环路中的鉴相器和鉴频器输出的相位误差和频率误差控制。锁相环中分频器的分频比为分数部分α和整数部分N的和，其中，分数部分α由第一环路滤波器、抽取模块以及调制器计算得到，整数部分N可以根据实际需求进行预先设定。
本发明实施例中的双环路时钟数据恢复系统克服了现有技术中的缺陷，展频时钟变化可以完全被鉴频器环路吸收，相位变化可以由时钟数据恢复环路处理，从而简化了时钟数据恢复系统的结构。此外，由于该时钟数据恢复系统的频率跟踪能力，允许压控振荡器的频率与输入数据的速率存在较大的偏差，且输出参考时钟信号不再局限于外接晶振，可以采用低成本的片上振荡器，进而为时钟数据恢复系统提供了多种选择，降低了成本消耗。
作为一种可选地实施例，本发明实施例中的时钟数据恢复系统可以应用于多信道的时钟数据恢复系统。图3是根据本发明实施例的多信道时钟数据恢复系统的示意图，如图3所示，该实施例的时钟数据恢复系统中可以包括：至少一个时钟数据恢复环路，每个时钟数据恢复环路中的鉴相器和鉴频器分别与鉴频器环路的输入端相连接，每个时钟数据恢复环路中的相位插值器分别与鉴频器环路的输出端相连接。
可选地，该实施例的时钟数据恢复系统还可以包括：求平均值模块，分别与每个时钟数据恢复环路中的鉴相器和鉴频器相连接，用于获取至少一个时钟数据恢复环路的平均频率误差和平均相位误差，其中，每个时钟数据恢复环路对应一个频率误差和相位误差，求平均值模块与鉴频器环路的输入端相连接，用于将平均频率误差和平均相位误差发送至鉴频器环路。
需要说明的是，多信道的时钟数据恢复系统中鉴频器环路综合信道1至信道N的频率误差信息，并跟踪各个信道的频率变化，输出各个信道所需的多相位时钟信号，各个信道的相位变化则由各个信道的时钟数据恢复环路处理。这样能够极大地简化多信道的时钟数据恢复系统的结构，达到减少系统功耗、减少所占面积、降低系统成本的效果。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种时钟数据恢复系统，其特征在于，包括：
时钟数据恢复环路，包括鉴相器、鉴频器和相位插值器，其中，所述相位插值器用于输出时钟信号并将所述时钟信号的时钟沿与所述时钟数据恢复环路的输入数据的中心点对齐；以及
鉴频器环路，输入端分别与所述时钟数据恢复环路中的鉴相器和鉴频器相连接，输出端与所述相位插值器相连接，用于跟踪所述时钟数据恢复环路的输入数据与所述相位插值器输出的时钟信号之间的频率变化，并输出多相位时钟信号至所述相位插值器。
2.根据权利要求1所述的时钟数据恢复系统，其特征在于，所述鉴频器环路包括：
频率相位合成器，与所述时钟数据恢复环路中的鉴相器和鉴频器相连接，用于获取锁相环中分频器的分频比；以及
所述锁相环，与所述频率相位合成器相连接，用于获取所述多相位时钟信号，并将所述多相位时钟信号输出至所述相位插值器。
3.根据权利要求2所述的时钟数据恢复系统，其特征在于，所述频率相位合成器包括：
第一环路滤波器，与所述时钟数据恢复环路中的鉴相器和鉴频器相连接，用于获取所述时钟数据恢复环路的输入数据与所述相位插值器输出的时钟信号之间的频率和相位的误差信息；
抽取模块，与所述第一环路滤波器相连接，用于降低所述频率和相位的误差信息的频率；以及
调制器，与所述抽取模块相连接，用于获取所述分频器的分频比的分数部分。
4.根据权利要求3所述的时钟数据恢复系统，其特征在于，所述第一环路滤波器包括：
鉴相器通道，用于处理所述时钟数据恢复环路中的鉴相器输出的所述时钟数据恢复环路的输入数据与所述相位插值器输出的时钟信号之间的相位误差；
鉴频器通道，用于处理所述时钟数据恢复环路中的鉴频器输出的所述时钟数据恢复环路的输入数据与所述相位插值器输出的时钟信号之间的频率误差，其中，所述鉴频器通道的积分阶次高于所述鉴相器通道的积分阶次；以及
第一加法器，分别与所述鉴相器通道和所述鉴频器通道相连接，用于获取所述频率和相位的误差信息。
5.根据权利要求4所述的时钟数据恢复系统，其特征在于，
所述鉴相器通道包括第一通道和第二通道，其中，所述第一通道采用比例结构，所述第二通道采用积分结构，
所述鉴频器通道采用积分结构。
6.根据权利要求3所述的时钟数据恢复系统，其特征在于，所述锁相环包括：
所述分频器，与所述调制器相连接，其中，所述分频器的分频比由所述分数部分和预设的整数部分组成；
鉴频鉴相器，与所述分频器相连接，用于比较所述分频器输出的信号与参考信号的频率和相位的误差；
电荷泵，与所述鉴频鉴相器相连接，用于将所述误差信号变换为压控振荡器的控制信号；
第二环路滤波器，一端与所述电荷泵相连接，另一端与所述压控振荡器相连接，用于对所述控制信号进行滤波处理；以及
所述压控振荡器，分别与所述分频器和所述相位插值器相连接，用于输出所述多相位时钟信号。
7.根据权利要求1所述的时钟数据恢复系统，其特征在于，所述时钟数据恢复环路还包括：
第三环路滤波器，一端与所述鉴相器相连接，另一端通过积分器与所述相位插值器相连接，用于对所述鉴相器输出的所述时钟数据恢复环路的输入数据与所述相位插值器输出的时钟信号之间的相位误差进行处理，并将处理后的相位误差信息发送至所述相位插值器。
8.根据权利要求7所述的时钟数据恢复系统，其特征在于，所述第三环路滤波器包括：
比例结构，一端与所述鉴相器相连接，另一端与第二加法器相连接；
积分结构，一端与所述鉴相器相连接，另一端与所述第二加法器相连接；以及
所述第二加法器，分别与所述比例结构、所述积分结构和所述积分器相连接。
9.根据权利要求1所述的时钟数据恢复系统，其特征在于，所述时钟数据恢复系统包括：
至少一个时钟数据恢复环路，每个所述时钟数据恢复环路中的鉴相器和鉴频器分别与所述鉴频器环路的输入端相连接，每个所述时钟数据恢复环路中的相位插值器分别与所述鉴频器环路的输出端相连接。
10.根据权利要求9所述的时钟数据恢复系统，其特征在于，所述时钟数据恢复系统还包括：
求平均值模块，分别与所述每个所述时钟数据恢复环路中的鉴相器和鉴频器相连接，用于获取所述至少一个时钟数据恢复环路的平均频率误差和平均相位误差，其中，每个时钟数据恢复环路对应一个频率误差和相位误差，
所述求平均值模块与所述鉴频器环路的输入端相连接，用于将所述平均频率误差和平均相位误差发送至所述鉴频器环路。
CN201610004745.4A 2016-01-04 2016-01-04 时钟数据恢复系统 Active CN105680851B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610004745.4A CN105680851B (zh) 2016-01-04 2016-01-04 时钟数据恢复系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610004745.4A CN105680851B (zh) 2016-01-04 2016-01-04 时钟数据恢复系统

Publications (2)

Publication Number Publication Date
CN105680851A true CN105680851A (zh) 2016-06-15
CN105680851B CN105680851B (zh) 2019-02-26

Family

ID=56298854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610004745.4A Active CN105680851B (zh) 2016-01-04 2016-01-04 时钟数据恢复系统

Country Status (1)

Country Link
CN (1) CN105680851B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106330180A (zh) * 2016-08-18 2017-01-11 硅谷数模半导体（北京）有限公司 数据时钟恢复电路
CN107517409A (zh) * 2017-07-27 2017-12-26 西安空间无线电技术研究所 一种基于直播卫星的导航定位方法
CN107659392A (zh) * 2017-03-13 2018-02-02 广东高云半导体科技股份有限公司 一种时钟数据恢复系统
CN107682007A (zh) * 2017-09-22 2018-02-09 哈尔滨工业大学 基于双环路的快锁定低抖动的时钟数据恢复电路
CN108599759A (zh) * 2018-05-10 2018-09-28 深圳市国微电子有限公司 基于内嵌时钟位的时钟cdr电路及控制装置
CN108880539A (zh) * 2017-05-11 2018-11-23 杭州海康威视数字技术股份有限公司 时钟信号调整方法及装置、视频监控系统
CN110800247A (zh) * 2017-07-03 2020-02-14 索尼半导体解决方案公司 发送器和发送方法及接收器和接收方法
WO2020061901A1 (zh) * 2018-09-27 2020-04-02 深圳市傲科光电子有限公司 一种低功耗时钟数据恢复电路及接收机
CN111418180A (zh) * 2017-11-10 2020-07-14 华为技术有限公司 从接收数据信号中恢复信号时钟的接收器以及在接收器中实施的时钟恢复方法
CN114448595A (zh) * 2022-01-27 2022-05-06 高澈科技(上海)有限公司 时钟数据恢复电路以及串行接收机
CN114726495A (zh) * 2022-04-26 2022-07-08 深圳朗田亩半导体科技有限公司 一种去除展频的电路及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610083A (zh) * 2009-06-19 2009-12-23 中兴通讯股份有限公司 一种高速多路时钟数据恢复电路
US20100308880A1 (en) * 2009-06-08 2010-12-09 Hui Wang Low power clock and data recovery phase interpolator
CN103259537A (zh) * 2013-04-12 2013-08-21 南京邮电大学 一种基于相位选择插值型时钟数据恢复电路
US8666013B1 (en) * 2011-03-22 2014-03-04 Altera Corporation Techniques for clock data recovery

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308880A1 (en) * 2009-06-08 2010-12-09 Hui Wang Low power clock and data recovery phase interpolator
CN101610083A (zh) * 2009-06-19 2009-12-23 中兴通讯股份有限公司 一种高速多路时钟数据恢复电路
US8666013B1 (en) * 2011-03-22 2014-03-04 Altera Corporation Techniques for clock data recovery
CN103259537A (zh) * 2013-04-12 2013-08-21 南京邮电大学 一种基于相位选择插值型时钟数据恢复电路

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106330180A (zh) * 2016-08-18 2017-01-11 硅谷数模半导体（北京）有限公司 数据时钟恢复电路
CN106330180B (zh) * 2016-08-18 2019-09-20 硅谷数模半导体（北京）有限公司 数据时钟恢复电路
CN107659392A (zh) * 2017-03-13 2018-02-02 广东高云半导体科技股份有限公司 一种时钟数据恢复系统
CN107659392B (zh) * 2017-03-13 2019-12-13 广东高云半导体科技股份有限公司 一种时钟数据恢复系统
CN108880539B (zh) * 2017-05-11 2022-01-11 杭州海康威视数字技术股份有限公司 时钟信号调整方法及装置、视频监控系统
CN108880539A (zh) * 2017-05-11 2018-11-23 杭州海康威视数字技术股份有限公司 时钟信号调整方法及装置、视频监控系统
CN110800247A (zh) * 2017-07-03 2020-02-14 索尼半导体解决方案公司 发送器和发送方法及接收器和接收方法
CN107517409A (zh) * 2017-07-27 2017-12-26 西安空间无线电技术研究所 一种基于直播卫星的导航定位方法
CN107517409B (zh) * 2017-07-27 2019-12-20 西安空间无线电技术研究所 一种基于直播卫星的导航定位方法
CN107682007A (zh) * 2017-09-22 2018-02-09 哈尔滨工业大学 基于双环路的快锁定低抖动的时钟数据恢复电路
CN111418180B (zh) * 2017-11-10 2021-08-03 华为技术有限公司 从接收数据信号中恢复信号时钟的接收器以及在接收器中实施的时钟恢复方法
CN111418180A (zh) * 2017-11-10 2020-07-14 华为技术有限公司 从接收数据信号中恢复信号时钟的接收器以及在接收器中实施的时钟恢复方法
CN108599759A (zh) * 2018-05-10 2018-09-28 深圳市国微电子有限公司 基于内嵌时钟位的时钟cdr电路及控制装置
WO2020061901A1 (zh) * 2018-09-27 2020-04-02 深圳市傲科光电子有限公司 一种低功耗时钟数据恢复电路及接收机
CN114448595A (zh) * 2022-01-27 2022-05-06 高澈科技(上海)有限公司 时钟数据恢复电路以及串行接收机
CN114726495A (zh) * 2022-04-26 2022-07-08 深圳朗田亩半导体科技有限公司 一种去除展频的电路及方法

Also Published As

Publication number Publication date
CN105680851B (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
CN105680851A (zh) 时钟数据恢复系统
US7986190B1 (en) Jitter attenuation with a fractional-N clock synthesizer
CN104836573B (zh) 一种超大面阵cmos相机多路高速信号的同步时钟系统
US9189012B2 (en) Clock recovery, receiver, and communication system for multiple channels
US8873693B2 (en) Phase averaging-based clock and data recovery
CN101610083A (zh) 一种高速多路时钟数据恢复电路
CN101572543A (zh) 一种稳定时钟的方法和装置
CN206149242U (zh) 二阶广义积分器电路和锁相环
CN106330180A (zh) 数据时钟恢复电路
CN103684438A (zh) 延迟锁相环
CN106656168A (zh) 时钟数据恢复装置及方法
CN101183871B (zh) 输入时钟转换为高频时钟的实现方法及锁相环装置
CN110768663B (zh) 通过高斯模糊进行采样速率转换
CN106341127A (zh) 一种视频时钟恢复的方法和装置
CN114157294B (zh) 模拟鉴相器与数字鉴频器合作捕获的低相噪频率合成器
CN103973302B (zh) 用于锁相环的设备和方法
CN103312324B (zh) 短波段信号的生成方法及系统
CN103107809A (zh) 一种锁相环电路
CN204068935U (zh) 低相位噪声的集成化小数微波频率合成器
US7298220B2 (en) Method and apparatus for creating a multiple loop VCO
KR101855354B1 (ko) 저주파 동기신호를 생성하는 장치 및 방법
CN102307048A (zh) 一种基于Pico RRU的时钟及其实现方法
CN206611402U (zh) 一种晶体振荡器
Flynn et al. Limit cycles in digital bang-bang PLLs
CN109728807A (zh) 一种与市电同步的信号发射装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant