CN215646752U - 一种具有低相位噪声的混频锁相环电路 - Google Patents
一种具有低相位噪声的混频锁相环电路 Download PDFInfo
- Publication number
- CN215646752U CN215646752U CN202121574452.2U CN202121574452U CN215646752U CN 215646752 U CN215646752 U CN 215646752U CN 202121574452 U CN202121574452 U CN 202121574452U CN 215646752 U CN215646752 U CN 215646752U
- Authority
- CN
- China
- Prior art keywords
- low
- phase
- switch unit
- dropout linear
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型涉及一种具有低相位噪声的混频锁相环电路。本实用新型针对传统的混频锁相环电路，对预置电压部分进行改进，本实用新型中预置电压模块包括第一开关单元、低压差线性稳压器单元、第二开关单元，所述低压差线性稳压器单元包括多个低压差线性稳压器，第一开关单元的一端与预置电压连接，另一端为可控触头，在控制信号控制下与低压差线性稳压器单元中的一个低压差线性稳压器连接，第二开关单元的一端为可控触头，在控制信号控制下与低压差线性稳压器单元中的一个低压差线性稳压器连接，第二开关单元的另一端为预置电压模块的输出端。本实用新型的有益效果是：通过采用多路LDO进行调谐环路的预置方式，使得最终输出的相位噪声极低。
Description
技术领域
本实用新型涉及一种具有低相位噪声的混频锁相环电路。
背景技术
锁相环被广泛应用于电子学和通信领域中。目前广泛使用的锁相环频率合成器主要由鉴频鉴相器(PFD)、环路滤波器(LPF)、压控振荡器(VCO)和功分器组成。鉴频鉴相器通过比较输入信号和压控振荡器的输出信号的相位，将两路信号的相对误差转换成误差电压；环路滤波器滤除鉴相器产生的误差电压中的高频分量；压控振荡器的输出频率受误差电压控制，产生输出信号经分频后反馈到鉴相器，从而保持相位跟踪特性。
特别的，使用锁相环合成频率时，为了减小环内杂散恶化，又会采用环内混频的方式，混频器的输入分别为压控振荡器的输出和本振信号，混频器的输出通过低通滤波后输入鉴频鉴相器。
在混频锁相环中，目前采用环路滤波器环路预置电压的方法实现快调谐环路，但是采用预置电压的方法，会引入电源噪声，增加输出相位噪声，
实用新型内容
本实用新型所要解决的，就是针对上述问题，提出一种具有低相位噪声的混频锁相环电路。
本实用新型采用的技术方案是：一种具有低相位噪声的混频锁相环电路，如图1所示，包括鉴频鉴相器、环路滤波器、预置电压模块、压控振荡器、功分器、混频器、本振和低通滤波器；鉴频鉴相器的第一输入端为外接时钟信号的输入端，鉴频鉴相器的第二输入端接低通滤波器的输出端，构成混频锁相环电路，环路滤波器的输入端分别与鉴频鉴相器的输出和预置电压模块的输出端连接，环路滤波器的输出端接压控振荡器的输出端，压控振荡器的输出端接功分器的输入端；功分器的两个输出端，其中一个输出端为混频锁相环电路的输出端，功分器的另一端输出端接混频器的一个输入端，混频器的另一个输入端接本振信号，混频器的输出经过低通滤波器后接鉴频鉴相器的输入端；如图2所示，所述预置电压模块包括第一开关单元、低压差线性稳压器单元、第二开关单元，所述低压差线性稳压器单元包括多个低压差线性稳压器，第一开关单元的一端与预置电压连接，另一端为可控触头，在控制信号控制下与低压差线性稳压器单元中的一个低压差线性稳压器连接，第二开关单元的一端为可控触头，在控制信号控制下与低压差线性稳压器单元中的一个低压差线性稳压器连接，第二开关单元的另一端为预置电压模块的输出端。
本实用新型的有益效果是：通过采用多路LDO进行调谐环路的预置方式，使得最终输出的相位噪声极低。
附图说明
图1为本实用新型的电路逻辑结构示意图。
具体实施方式
本实用新型的方案是针对传统采用预置电压会引入电源噪声，增加输出相位噪声的问题，通过采用噪声极低的LDO，来实现输出相位噪声较低的目的。
本实用新型的工作原理是：
采用相位噪声较好的本振电路及环内混频的方式，降低鉴频鉴相器的分频比N值，优化整个链路的输出信号相位噪声。采用环路滤波器环路预置LDO电压的方法实现快调谐环路，具体工作方式如下。
①起始阶段，环路滤波器与鉴频鉴相器相连，在覆盖VCO频率范围内，控制锁相环，使各频点正常锁定。通过Fpga读取并记录各频点对应的锁定电压值。
②正常工作时，每种LDO输出不同电压值，Fpga根据记录的各频点对应的电压值控制LDO开关组，使LDO开关组输出正确的电压，VCO被预置到正确的频点。此时环路再切换至正常锁定环路，进而达到快速锁定的目的，同时减少预置电压引起的电源噪声。
Claims (1)
1.一种具有低相位噪声的混频锁相环电路，包括鉴频鉴相器、环路滤波器、预置电压模块、压控振荡器、分频器、混频器、本振和低通滤波器；鉴频鉴相器的一个输入端为外接时钟信号的输入端，环路滤波器的输入端分别与鉴频鉴相器的输出和预置电压模块的输出端连接，环路滤波器的输出端接压控振荡器的输入端，压控振荡器的输出端接功分器的输入端；功分器的两个输出端，其中一个输出端为混频锁相环电路的输出端，功分器的另一端输出端接混频器的一个输入端，混频器的另一个输入端接本振信号，混频器的输出经过低通滤波器后接鉴频鉴相器的另一个输入端；其特征在于，所述预置电压模块包括第一开关单元、低压差线性稳压器单元、第二开关单元，所述低压差线性稳压器单元包括多个低压差线性稳压器，第一开关单元的一端与预置电压连接，另一端为可控触头，在控制信号控制下与低压差线性稳压器单元中的一个低压差线性稳压器连接，第二开关单元的一端为可控触头，在控制信号控制下与低压差线性稳压器单元中的一个低压差线性稳压器连接，第二开关单元的另一端为预置电压模块的输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202121574452.2U CN215646752U (zh) | 2021-07-12 | 2021-07-12 | 一种具有低相位噪声的混频锁相环电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202121574452.2U CN215646752U (zh) | 2021-07-12 | 2021-07-12 | 一种具有低相位噪声的混频锁相环电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN215646752U true CN215646752U (zh) | 2022-01-25 |
Family
ID=79889696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202121574452.2U Active CN215646752U (zh) | 2021-07-12 | 2021-07-12 | 一种具有低相位噪声的混频锁相环电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN215646752U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114726368A (zh) * | 2022-06-08 | 2022-07-08 | 成都世源频控技术股份有限公司 | 一种低相位噪声环路及应用该环路的环路预置方法 |
| CN117234272A (zh) * | 2023-11-16 | 2023-12-15 | 成都芯翼科技有限公司 | 一种低压差线性稳压器降噪电路及降噪方法 |
-
2021
- 2021-07-12 CN CN202121574452.2U patent/CN215646752U/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114726368A (zh) * | 2022-06-08 | 2022-07-08 | 成都世源频控技术股份有限公司 | 一种低相位噪声环路及应用该环路的环路预置方法 |
| CN114726368B (zh) * | 2022-06-08 | 2022-08-26 | 成都世源频控技术股份有限公司 | 一种低相位噪声环路及应用该环路的环路预置方法 |
| CN117234272A (zh) * | 2023-11-16 | 2023-12-15 | 成都芯翼科技有限公司 | 一种低压差线性稳压器降噪电路及降噪方法 |
| CN117234272B (zh) * | 2023-11-16 | 2024-01-30 | 成都芯翼科技有限公司 | 一种低压差线性稳压器降噪电路及降噪方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN215646752U (zh) | 一种具有低相位噪声的混频锁相环电路 | |
| US10298244B2 (en) | Wide range frequency synthesizer with quadrature generation and spur cancellation | |
| US4590602A (en) | Wide range clock recovery circuit | |
| US8724765B2 (en) | Locking system and method thereof | |
| CN101958710A (zh) | 锁相环电路和通信装置 | |
| CN110808735B (zh) | 一种快速频率锁定的数模混合锁相环 | |
| CN103001631A (zh) | 小数n锁相环路 | |
| EP1371167B1 (en) | Fractional-n frequency synthesizer with fractional compensation method | |
| CN116054820A (zh) | 一种带失锁校准的可编程锁相环电路 | |
| EP3700091A1 (en) | Feedback control for accurate signal generation | |
| CN105827240A (zh) | 应用于铷原子钟的低相噪6.8GHz频率源 | |
| CN101944909A (zh) | 用于锁相环路的鉴频鉴相器及电荷泵电路 | |
| WO2013168325A1 (en) | High-linearity phase frequency detector | |
| CN106059572A (zh) | 一种基于可编程控制电路调节频率输出的频率源模块 | |
| CN102655402B (zh) | 收发装置、其压控振荡装置与其控制方法 | |
| CN115714596B (zh) | 一种时钟数据恢复电路、显示芯片及显示设备 | |
| JP2003101410A (ja) | 周波数シンセサイザのサイクル・スリップを低減する方法および装置 | |
| CN110429935B (zh) | 一种切频锁相回路及其所运用的算法 | |
| RU195894U1 (ru) | Синтезатор сетки частот | |
| US6683920B1 (en) | Dual-loop system and method for frequency acquisition and tracking | |
| CN114157294A (zh) | 模拟鉴相器与数字鉴频器合作捕获的低相噪频率合成器 | |
| CN210927603U (zh) | 一种新型低噪声锁相环结构 | |
| US11086353B2 (en) | Fractional clock generator with low power and low noise | |
| CN114513204A (zh) | 一种多环路的锁相环电路及电路板组件 | |
| CN106788421A (zh) | 一种频率合成器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |