CN202394861U - 一种采用陶瓷外壳封装的集成电路 - Google Patents

一种采用陶瓷外壳封装的集成电路 Download PDF

Info

Publication number
CN202394861U
CN202394861U CN2011205383702U CN201120538370U CN202394861U CN 202394861 U CN202394861 U CN 202394861U CN 2011205383702 U CN2011205383702 U CN 2011205383702U CN 201120538370 U CN201120538370 U CN 201120538370U CN 202394861 U CN202394861 U CN 202394861U
Authority
CN
China
Prior art keywords
metal
based layer
shell
layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN2011205383702U
Other languages
English (en)
Inventor
杨若飞
万天才
范麟
唐睿
徐骅
刘永光
李家祎
李明剑
陈昆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHONGQING SOUTHWEST INTEGRATED-CIRCUIT DESIGN Co Ltd
CETC 24 Research Institute
Original Assignee
CHONGQING SOUTHWEST INTEGRATED-CIRCUIT DESIGN Co Ltd
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHONGQING SOUTHWEST INTEGRATED-CIRCUIT DESIGN Co Ltd, CETC 24 Research Institute filed Critical CHONGQING SOUTHWEST INTEGRATED-CIRCUIT DESIGN Co Ltd
Priority to CN2011205383702U priority Critical patent/CN202394861U/zh
Application granted granted Critical
Publication of CN202394861U publication Critical patent/CN202394861U/zh
Anticipated expiration legal-status Critical
Withdrawn - After Issue legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型提供一种采用陶瓷外壳封装的集成电路，包括管壳和芯片，管壳由壳底、壳体和盖板构成，芯片放置在壳底上，其特征在于：壳体包括第一介质层、第一金属基层、第二介质层、第二金属基层、第三介质层和第三金属基层；所述第一介质层、第一金属基层、第二介质层、第二金属基层、第三介质层和第三金属基层从上至下按顺序叠合，芯片通过键合线与第二金属基层连接，第一金属基层和第三金属基层通过第一通孔连接。本实用新型能够有效地降低信号通道的耦合效应，降低本振泄露，具有高的隔离度，系统结构简单，能够减少投片次数，提高了工作效率和经济效益，具有良好的应用前景。

Description

一种采用陶瓷外壳封装的集成电路
技术领域
本实用新型涉及集成电路,具体涉及一种采用陶瓷外壳封装的集成电路。
背景技术
射频IC设计中，射频信号的电磁场分布随着频率提高，其空间分布特性变化也增大，管壳封装等分布参数对电路性能影响非常大；随着频率变化，这些寄生参数在电路工作中不仅影响射频芯片本身的工作特性，而且耦合的高频信号能量还会造成周围电路和系统误工作，产生严重的电磁干扰问题。
传统陶瓷管壳一般三层，第一介质层、金属基层和第二介质层，传输电信号的金属基层介于两个介质层之间，这样的布局方式所加工出来的陶瓷管壳由于传输信号的信号层之间没有能够有效隔离本振泄露的阻隔层，导致高频信号在传输过程中，通道之间存在较高的耦合效应，从而会增大信号的本振泄露，隔离度低。
实用新型内容
本实用新型所要解决的技术问题在于提供一种采用陶瓷外壳封装的集成电路。
为了解决上述技术问题，本实用新型的技术方案是，一种采用陶瓷外壳封装的集成电路，包括管壳和芯片，管壳由壳底、壳体和盖板构成，芯片放置在壳底上，其特点是：壳体包括第一介质层、第一金属基层、第二介质层、第二金属基层、第三介质层和第三金属基层；所述第一介质层、第一金属基层、第二介质层、第二金属基层、第三介质层和第三金属基层从上至下按顺序叠合，芯片通过键合线与第二金属基层连接，第一金属基层和第三金属基层通过第一通孔连接。
本实用新型在与芯片连接的第二金属基层外还设置有第一金属基层和第三金属基层，并将第一金属基层和第三金属基层连接，起到对第二金属基层屏蔽的作用，能够有效地降低信号通道的耦合效应，降低本振泄露。
根据本实用新型所述的一种采用陶瓷外壳封装的集成电路的一种优选方案，所述壳体还包括第四介质层，第四介质层叠合在第三金属基层之下方。
根据本实用新型所述的一种采用陶瓷外壳封装的集成电路的一种优选方案，所述壳体还包括第四金属基层、第五介质层和第五金属基层，第四金属基层、第五介质层和第五金属基层从上至下按顺序叠合，并且，第四金属基层叠合在第四介质层之下方，第二金属基层与第四金属基层通过第二通孔相连，第一金属基层、第三金属基层和第五金属基层通过第一通孔连接。
本实用新型的该优选方案在与芯片连接的第二金属基层外还设置有第一金属基层，在与芯片连接的第四金属基层外还设置有第五金属基层，并在第二金属基层与第四金属基层之间设置有第三金属基层，同时将第一金属基层、第三金属基层和第五金属基层连接，起到对第二金属基层、第四金属基层屏蔽的作用，能够有效地降低信号通道的耦合效应，降低本振泄露。
根据本实用新型所述的一种采用陶瓷外壳封装的集成电路的一种优选方案，所述壳体还包括第六介质层，第六介质层叠合在第第五金属基层的下方。
根据本实用新型所述的一种采用陶瓷外壳封装的集成电路的一种优选方案，所述壳底为热沉或金属基层，第三金属基层与壳底连接。
根据本实用新型所述的一种采用陶瓷外壳封装的具有高隔离度的集成电路的一种优选方案，所述壳底为热沉，第三金属基层与壳底连接。
根据本实用新型所述的一种采用陶瓷外壳封装的集成电路的一种优选方案，所述壳底为热沉或金属基层，第五金属基层与壳底连接。
根据本实用新型所述的一种采用陶瓷外壳封装的集成电路的一种优选方案，所述壳底为热沉，第五金属基层与壳底连接。
本实用新型所述的一种采用陶瓷外壳封装的集成电路的有益效果是：本实用新型采用地层隔离技术，能够有效地降低信号通道的耦合效应，降低本振泄露，具有高的隔离度，系统结构简单，能够减少投片次数，提高了工作效率和经济效益，具有良好的应用前景。
附图说明
图1是本实用新型所述的一种采用陶瓷外壳封装的具有高隔离度的集成电路的结构示意图。
图2是实施例2的结构示意图。
图3是实施例3的结构示意图。
图4是实施例4的结构示意图。
图5是采用传统陶瓷管壳LCC64封装的集成电路的仿真图。
图6是采用实施例2所述的陶瓷管壳封装的集成电路且壳底8为热沉的仿真图。
具体实施方式
实施例一，参见图1，一种采用陶瓷外壳封装的集成电路，包括管壳和芯片7，管壳由壳底8、壳体10和盖板1构成，芯片7放置在壳底8上，壳体10包括第一介质层9a、第一金属基层2a、第二介质层9b、第二金属基层2b、第三介质层9c和第三金属基层2c；所述第一介质层9a、第一金属基层2a、第二介质层9b、第二金属基层2b、第三介质层9c和第三金属基层2c从上至下按顺序叠合，芯片7通过键合线6与第二金属基层2a连接，第二金属基层2a通过第二通孔4与引线5连接；第一金属基层2a和第三金属基层2c通过第一通孔11连接，其中：壳底8为热沉，热沉采用钨铜合金材料制成，金属基层采用铁镍钴合金材料制成，介质层采用三氧化二铝材料构成，第三金属基层2c与壳底8连接；当芯片不需要通过热沉散热时，壳底8为金属基层，采用铁镍钴合金材料制成，壳底8与第三金属基层2c连接。
实施例二：参见图2，实施例二与实施例一不同的是：所述壳体10还包括第四介质层9d，第四介质层9d叠合在第三金属基层2c之下方；壳底8为热沉，热沉采用钨铜合金材料制成，金属基层采用铁镍钴合金材料制成，介质层采用三氧化二铝材料构成，第三金属基层2c与壳底8连接；当芯片不需要通过热沉散热时，壳底8也可以采用三氧化二铝制成，并将第一金属基层2a与地连接。
实施例三：参见图3，一种采用陶瓷外壳封装的集成电路，包括管壳和芯片7，管壳由壳底8、壳体10和盖板1构成，芯片7放置在壳底8上，壳体10包括第一介质层9a、第一金属基层2a、第二介质层9b、第二金属基层2b、第三介质层9c、第三金属基层2c、第四介质层9d、第四金属基层2d、第五介质层9e和第五金属基层2e以及第六介质层9f；所述第一介质层9a、第一金属基层2a、第二介质层9b、第二金属基层2b、第三介质层9c、第三金属基层2c、第四介质层9d、第四金属基层2d、第五介质层9e和第五金属基层2e从上至下按顺序叠合，芯片7通过键合引线6与第二金属基层2b连接，第二金属基层2b与第四金属基层2d以及引线5通过第二通孔4相连，第一金属基层2a、第三金属基层2c和第五金属基层2e通过第一通孔11连接，其中：壳底8为热沉，热沉采用钨铜合金材料制成，金属基层采用铁镍钴合金材料制成，介质层采用三氧化二铝材料构成，第五金属基层2e与壳底8连接；当芯片7不需要通过热沉散热时，壳底8为金属基层，采用铁镍钴合金材料制成，壳底8与第五金属基层2e连接。
实施例四：参见图4，实施例四与实施例三不同的是，所述壳体还包括第六介质层9f，第六介质层9f叠合在第五金属基层2e的下方；壳底为热沉，热沉采用钨铜合金材料制成，金属基层采用铁镍钴合金材料制成，介质层采用三氧化二铝材料构成，第五金属基层2e与壳底8连接；当芯片不需要通过热沉散热时，壳底8也可以采用三氧化二铝制成，并将第一金属基层2a与地连接。
实施例五：利用美国Ansoft公司的仿真软件HFSS和Q3D对LCC64管壳模型进行模拟分析，参见图5和图6，图5是采用传统陶瓷管壳LCC64封装的集成电路的仿真结果，图6是采用实施例2所述的陶瓷管壳封装的集成电路且壳底8为热沉的仿真结果，根据图5、图6的仿真结果对比可以看出，在频率为350MHz时，隔离度提高了18dB。
按照上述实施例进行实施，能够有效地降低信号通道的耦合效应，降低本振泄露，具有高的隔离度。
上面对本实用新型的具体实施方式进行了描述，但是，本实用新型保护的不仅限于具体实施方式的范围。

Claims (8)

1.一种采用陶瓷外壳封装的集成电路，包括管壳和芯片（7），管壳由壳底（8）、壳体（10）和盖板（1）构成，芯片（7）放置在壳底（8）上，其特征在于：壳体（10）包括第一介质层（9a）、第一金属基层（2a）、第二介质层（9b）、第二金属基层（2b）、第三介质层（9c）和第三金属基层（2c）；所述第一介质层（9a）、第一金属基层（2a）、第二介质层（9b）、第二金属基层（2b）、第三介质层（9c）和第三金属基层（2c）从上至下按顺序叠合，芯片（7）通过键合线（6）与第二金属基层（2a）连接，第一金属基层（2a）和第三金属基层（2c）通过第一通孔（11）连接。
2.根据权利要求1所述的一种采用陶瓷外壳封装的集成电路，其特征在于：所述壳体（10）还包括第四介质层（9d），第四介质层（9d）叠合在第三金属基层（2c）之下方。
3.根据权利要求2所述的一种采用陶瓷外壳封装的集成电路，其特征在于：所述壳体（10）还包括第四金属基层（2d）、第五介质层（9e）和第五金属基层（2e），第四金属基层（2d）、第五介质层（9e）和第五金属基层（2e）从上至下按顺序叠合，并且，第四金属基层（2d）叠合在第四介质层（9d）之下方，第二金属基层（2b）与第四金属基层（2d）通过第二通孔（4）相连，第一金属基层（2a）、第三金属基层（2c）和第五金属基层（2e）通过第一通孔（11）连接。
4.根据权利要求3所述的一种采用陶瓷外壳封装的集成电路，其特征在于：所述壳体（10）还包括第六介质层（9f），第六介质层（9f）叠合在第五金属基层（9e）的下方。
5.根据权利要求1所述的一种采用陶瓷外壳封装的集成电路，其特征在于：所述壳底（8）为热沉或金属基层，第三金属基层（2c）与壳底（8）连接。
6.根据权利要求2所述的一种采用陶瓷外壳封装的集成电路，其特征在于：所述壳底（8）为热沉，第三金属基层（2c）与壳底（8）连接。
7.根据权利要求3所述的一种采用陶瓷外壳封装的集成电路，其特征在于：所述壳底（8）为热沉或金属基层，第五金属基层（2e）与壳底（8）连接。
8.根据权利要求4所述的一种采用陶瓷外壳封装的集成电路，其特征在于：所述壳底（8）为热沉，第五金属基层（2e）与壳底（8）连接。
CN2011205383702U 2011-12-21 2011-12-21 一种采用陶瓷外壳封装的集成电路 Withdrawn - After Issue CN202394861U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011205383702U CN202394861U (zh) 2011-12-21 2011-12-21 一种采用陶瓷外壳封装的集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011205383702U CN202394861U (zh) 2011-12-21 2011-12-21 一种采用陶瓷外壳封装的集成电路

Publications (1)

Publication Number Publication Date
CN202394861U true CN202394861U (zh) 2012-08-22

Family

ID=46669766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011205383702U Withdrawn - After Issue CN202394861U (zh) 2011-12-21 2011-12-21 一种采用陶瓷外壳封装的集成电路

Country Status (1)

Country Link
CN (1) CN202394861U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496612A (zh) * 2011-12-21 2012-06-13 重庆西南集成电路设计有限责任公司 一种采用陶瓷外壳封装的具有高隔离度的集成电路
CN106463465A (zh) * 2014-05-28 2017-02-22 日本特殊陶业株式会社 布线基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496612A (zh) * 2011-12-21 2012-06-13 重庆西南集成电路设计有限责任公司 一种采用陶瓷外壳封装的具有高隔离度的集成电路
CN102496612B (zh) * 2011-12-21 2013-09-18 重庆西南集成电路设计有限责任公司 一种采用陶瓷外壳封装的具有高隔离度的集成电路
CN106463465A (zh) * 2014-05-28 2017-02-22 日本特殊陶业株式会社 布线基板
CN106463465B (zh) * 2014-05-28 2019-02-15 日本特殊陶业株式会社 布线基板

Similar Documents

Publication Publication Date Title
CN102496612B (zh) 一种采用陶瓷外壳封装的具有高隔离度的集成电路
CN109155303A (zh) 射频模块的选择性屏蔽
CN108063302A (zh) 射频基板垂直互联结构
Ouyang et al. Evaluation of using inductive/capacitive-coupling vertical interconnects in 3D network-on-chip
CN202394861U (zh) 一种采用陶瓷外壳封装的集成电路
CN102709275B (zh) 同轴型非接触式3d-mcm垂直互连方法
CN106486766A (zh) 一种去耦合微带阵列天线
CN108346855B (zh) 一种毫米波天线单体
CN105657962A (zh) 一种多层pcb电路板
CN101847627B (zh) 集成无源器件的半导体芯片及功率放大器器件
CN102185470B (zh) 具有双面冷却及电磁干扰屏蔽功能的夹层结构
CN206490958U (zh) 用于电子设备的散热板
CN204350437U (zh) 多层电路板
CN110868793A (zh) 屏蔽结构和三维集成微波电路
KR20100138709A (ko) 전자기밴드갭 구조물을 구비한 인쇄회로기판
CN105529312A (zh) 封装结构
CN204666807U (zh) 一体化雷达射频微波组件
CN204707342U (zh) 具有散热效果的多层电路板
CN203967217U (zh) 一种提高微波开关隔离度的装置
CN202335196U (zh) 双、多复合吸收层
CN206559718U (zh) 一种降低电磁干扰的pcb板结构
CN202384471U (zh) 带侧墙的慢波微带线结构
CN102142612B (zh) 可抑制谐波的小型化片上天线
CN205069865U (zh) 多层辐射装置
CN211457498U (zh) 屏蔽结构和三维集成微波电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20120822

Effective date of abandoning: 20130918

RGAV Abandon patent right to avoid regrant