CN201956985U - 一种比较器锁存电路 - Google Patents
一种比较器锁存电路 Download PDFInfo
- Publication number
- CN201956985U CN201956985U CN2010206815287U CN201020681528U CN201956985U CN 201956985 U CN201956985 U CN 201956985U CN 2010206815287 U CN2010206815287 U CN 2010206815287U CN 201020681528 U CN201020681528 U CN 201020681528U CN 201956985 U CN201956985 U CN 201956985U
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor
- metal
- mos tube
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本实用新型涉及一种比较器锁存电路，它包括一电流源以及第一至第六MOS管，其中，第一MOS管的源极和第二MOS管的源极与所述电流源连接，它们的栅极分别接收第一输入电压和第二输入电压，它们的漏极分别与所述第三MOS管的源极以及第四MOS管的源极连接，所述第三MOS管的漏极、第四MOS管的栅极以及第六MOS管的栅极分别与所述第五MOS管的漏极连接，所述第四MOS管的漏极、第三MOS管的栅极以及第五MOS管的栅极分别与所述第六MOS管的漏极连接，所述第五MOS管的源极和第六MOS管的源极相连接地。本实用新型能改善高速比较器最后一级锁存级的转换速度，并急剧减小锁存器翻转时的踢回噪声。
Description
技术领域
本实用新型涉及微电子电路，尤其涉及一种比较器锁存电路。
背景技术
如图1所示，业内常用的锁存电路主要是通过两对MOS管M3、M4和M5、M6在正反馈下形成锁存器，其中，PMOS管M1、M2是锁存器的输入管，电压Vin1、Vin2是两个输入电平，X点和Y点是输入电流流向锁存器核心的流入点，使得MOS管M3、M4和M5、M6形成正反馈。正因为输出点就在X和Y点，因此，X和Y点电压变化范围和频率都相当大，这种比较器结构的缺点是反转踢回噪声会较大和转换速度不是最快。
业内常见的解决办法是在输入PMOS管对的下面垫上一对PMOS管，形成CASCODE(共源共栅)结构；这种结构虽然可以略微减小踢回噪声，但是X点或者Y点在转换到高电平阶段时候，对应的输入管M1或者M2会进入线性区，转换速度降低的情况仍然没有得到改善；特别是在两个输入电平Vin1和Vin2很低的时候，速度受影响的情况特别明显。因此，鉴于上述情况，现在迫切需要对传统的锁存电路进行结构上的改进。
实用新型内容
为了解决上述现有技术存在的问题，本实用新型旨在提供一种比较器锁存电路，以实现进一步改善高速比较器最后一级锁存级的转换速度的目的。
本实用新型所述一种比较器锁存电路，它包括一电流源以及第一至第六MOS管，其中，第一MOS管的源极和第二MOS管的源极与所述电流源连接，它们的栅极分别接收第一输入电压和第二输入电压，它们的漏极分别与所述第三MOS管的源极以及第四MOS管的源极连接，所述第三MOS管的漏极、第四MOS管的栅极以及第六MOS管的栅极分别与所述第五MOS管的漏极连接，所述第四MOS管的漏极、第三MOS管的栅极以及第五MOS管的栅极分别与所述第六MOS管的漏极连接，所述第五MOS管的源极和第六MOS管的源极相连接地，所述锁存电路还包括第七MOS管和第八MOS管，所述第七MOS管的漏极与所述第三MOS管的源极连接，并输出第一输出电压，所述第八MOS管的漏极与所述第四MOS管的源极连接，并输出第二输出电压，且所述第七MOS管的源极与第八MOS管的源极连接，它们的栅极相连接地。
在上述的比较器锁存电路中，所述第一MOS管和第二MOS管均为NMOS管，且它们的源极与所述电流源的输入端连接，该电流源的输出端接地。
由于采用了上述的技术解决方案，本实用新型通过增加一对PMOS管，即第七MOS管和第八MOS管，并且将它们的栅极接地，同时将输入电流的流入点改到新添加的PMOS管的漏端，从而，可以提供足够的电流以达到需要的高速度，另外，输入电流的流入点的电压变动会很小，从而能急剧降低锁存器翻转时候的踢回噪声。同时，本实用新型还将作为输入管的第一MOS管和第二MOS管改为了NMOS管，使得整个锁存器在不需要复位的情况下也可以翻转。
附图说明
图1是现有的锁存电路的结构示意图；
图2是本实用新型一种比较器锁存电路的结构示意图。
具体实施方式
下面结合附图，对本实用新型的具体实施例进行详细说明。
如图2所示，本实用新型，即一种比较器锁存电路，它包括一电流源Iss以及第一至第八MOS管M1至M8，其中，第一MOS管M1，第二MOS管M2，第五MOS管M5，第六MOS管M6均为NMOS管。第三MOS管M3，第四MOS管M4，第七MOS管M7，第八MOS管M8均为PMOS管。
第一MOS管M1的源极和第二MOS管M2的源极与电流源Iss的输入端连接，电流源Iss的输出端接地；
第一MOS管M1的栅极和第二MOS管M2的栅极分别接收第一输入电压Vin1和第二输入电压Vin2，它们的漏极分别与第三MOS管M3的源极以及第四MOS管M4的源极连接；
第三MOS管M3的漏极、第四MOS管M4的栅极以及第六MOS管M6的栅极分别与第五MOS管M5的漏极连接，第四MOS管M4的漏极、第三MOS管M3的栅极以及第五MOS管M5的栅极分别与第六MOS管M6的漏极连接，第五MOS管M5的源极和第六MOS管M6的源极相连接地；
第七MOS管M7的漏极与第三MOS管M3的源极连接，并输出第一输出电压Vout1，第八MOS管M8的漏极与第四MOS管M4的源极连接，并输出第二输出电压Vout2，且第七MOS管M7的源极与第八MOS管M8的源极相连至外部电源VDD，它们的栅极相连接地。
本实用新型中，X点和Y点电压接近外部电源VDD的值，所以锁存电路的速度非常快，正反馈需要的电流都能由外部电源VDD提供(如果不添加第七MOS管M7和第八MOS管M8这对PMOS管，或者第七MOS管M7和第八MOS管M8的栅压不接地，则X点或Y点电压会在转换过程中下降，供电能力也会降低，最多只能达到电流源Iss的值，从而影响锁存器的速度，踢回噪声也不会很低)，而且X点和Y点电压很高，输入端的第一MOS管M1和第二MOS管M2这对NMOS管不会处于深度线性区，因此输入端向X点和Y点注入的电流差最大会达到电流源Iss的值，因此，只要适当的选取电流源Iss的值，整个锁存电路的迟滞电压会低于外部电源VDD的值，从而使得锁存电路在不需要复位的情况下也可以翻转。也正因为在转换翻转过程中，X点和Y点的电压都在外部电源VDD的值附近，因此，本实用新型的锁存电路结构的踢回噪声相当的小，比常规结构采用输入端CASCODE结构还小很多。
以上结合附图实施例对本实用新型进行了详细说明，本领域中普通技术人员可根据上述说明对本实用新型做出种种变化例。因而，实施例中的某些细节不应构成对本实用新型的限定，本实用新型将以所附权利要求书界定的范围作为本实用新型的保护范围。
Claims (2)
1.一种比较器锁存电路，它包括一电流源以及第一至第六MOS管，其中，第一MOS管的源极和第二MOS管的源极与所述电流源连接，它们的栅极分别接收第一输入电压和第二输入电压，它们的漏极分别与所述第三MOS管的源极以及第四MOS管的源极连接，所述第三MOS管的漏极、第四MOS管的栅极以及第六MOS管的栅极分别与所述第五MOS管的漏极连接，所述第四MOS管的漏极、第三MOS管的栅极以及第五MOS管的栅极分别与所述第六MOS管的漏极连接，所述第五MOS管的源极和第六MOS管的源极相连接地，其特征在于，所述锁存电路还包括第七MOS管和第八MOS管，所述第七MOS管的漏极与所述第三MOS管的源极连接，并输出第一输出电压，所述第八MOS管的漏极与所述第四MOS管的源极连接，并输出第二输出电压，且所述第七MOS管的源极与第八MOS管的源极连接，它们的栅极相连接地。
2.根据权利要求1所述的比较器锁存电路，其特征在于，所述第一MOS管和第二MOS管均为NMOS管，且它们的源极与所述电流源的输入端连接，该电流源的输出端接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010206815287U CN201956985U (zh) | 2010-12-27 | 2010-12-27 | 一种比较器锁存电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010206815287U CN201956985U (zh) | 2010-12-27 | 2010-12-27 | 一种比较器锁存电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201956985U true CN201956985U (zh) | 2011-08-31 |
Family
ID=44501086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010206815287U Expired - Lifetime CN201956985U (zh) | 2010-12-27 | 2010-12-27 | 一种比较器锁存电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201956985U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102006032A (zh) * | 2010-12-27 | 2011-04-06 | 上海贝岭股份有限公司 | 一种高速比较器latch电路 |
| CN103973274A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 锁存比较器 |
-
2010
- 2010-12-27 CN CN2010206815287U patent/CN201956985U/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102006032A (zh) * | 2010-12-27 | 2011-04-06 | 上海贝岭股份有限公司 | 一种高速比较器latch电路 |
| CN102006032B (zh) * | 2010-12-27 | 2013-02-13 | 上海贝岭股份有限公司 | 一种高速比较器latch电路 |
| CN103973274A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 锁存比较器 |
| CN103973274B (zh) * | 2014-05-20 | 2016-09-07 | 上海华力微电子有限公司 | 锁存比较器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101795132B (zh) | 一种集成电路的i/o口的电位上拉电路和下拉电路 | |
| CN102386898B (zh) | 复位电路 | |
| CN105162441A (zh) | 一种高速低功耗动态比较器 | |
| CN102957405A (zh) | 一种动态锁存比较器 | |
| CN105720970B (zh) | 一种基于FinFET器件的异或/同或门电路 | |
| CN102437836A (zh) | 一种低功耗短脉冲产生电路及低功耗脉冲型d触发器 | |
| CN101944895A (zh) | 一种低回踢噪声的cmos钟控比较器 | |
| CN201956985U (zh) | 一种比较器锁存电路 | |
| CN103532522B (zh) | 占空比调整电路、双端转单端电路及振荡器 | |
| CN109947172A (zh) | 一种低压降高输出电阻镜像电流源电路 | |
| CN203747789U (zh) | Ecl耦合逻辑门电路 | |
| CN101594136A (zh) | N沟道功率mos管驱动芯片中电流模式电平转换电路 | |
| CN102006032B (zh) | 一种高速比较器latch电路 | |
| CN102355261B (zh) | 一种适用于高速模数转换器的电压缓冲器 | |
| CN108449082B (zh) | 一种cml电平转cmos电平的电路结构 | |
| CN106160459B (zh) | 快速瞬态响应的电荷泵电路系统 | |
| CN103346794B (zh) | 数模转换器 | |
| CN104579251B (zh) | 一种门控时钟触发器 | |
| CN110798201A (zh) | 一种高速耐压电平转换电路 | |
| CN201774508U (zh) | 一种单稳态电路 | |
| CN205158197U (zh) | 新型三极管级联电流镜 | |
| CN209471392U (zh) | 一种低压降高输出电阻镜像电流源电路 | |
| CN107872204A (zh) | 一种低功耗小面积大增益的新型tda电路 | |
| CN102064777B (zh) | 放大电路 | |
| CN203933551U (zh) | 一种d类功率放大器的输出级电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20110831 Effective date of abandoning: 20130227 |
|
| RGAV | Abandon patent right to avoid regrant |