CN201904758U

CN201904758U - 一种高调谐线性度的vco

Info

Publication number: CN201904758U
Application number: CN2010206627697U
Authority: CN
Inventors: 文光俊; 李方硕; 杨拥军
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2010-12-16
Filing date: 2010-12-16
Publication date: 2011-07-20
Anticipated expiration: 2020-12-16

Abstract

本实用新型公开了一种高调谐线性度的VCO。本实用新型的VCO包括控制电压信号处理单元和奇数个时延单元，针对现有的VCO的调谐线性度较差的缺点，通过控制电压信号处理单元对调谐控制电压信号进行处理，得到的第一PMOS管的栅极和第三NMOS管的栅极分别连接所述奇数个时延单元的第一调谐电压信号端口和第二调谐电压信号端口，这样原本以调谐控制电压信号来调谐奇数个时延单元的频率变成了第一调谐电压信号和第二调谐电压信号来调谐。根据叠加原理，第一调谐电压信号和第二调谐电压信号对奇数个时延单元的频率的调谐非线性相互抵消，进而可以提高VCO的调谐线性度。

Description

一种高调谐线性度的VCO

技术领域

本实用新型属于频率合成器技术领域，特别涉及一种高调谐线性度的压控振荡器(VCO，Voltage Controlled Oscillator)。

背景技术

频率合成器，是以一个精确度、稳定度极好的石英晶体震荡器作为基准频率，并利用加、减、乘、除等基本运算，以获得与石英晶体震荡器同等精确度和稳定度的大量离散频率信号的设备。

VCO作为频率合成器的关键部件，其调谐频率范围很大程度决定了频率合成器的输出频率范围，其频率调谐线性度决定了频率合成器频率相位锁定的性能，其频率稳定度很大程度决定了频率合成器的输出信号的频率稳定度。由于工作原理和电路拓扑结构的影响，现有VCO的频率调谐线性度都较差，所以为了使频率合成器频率相位锁定过程工作可靠，须要减小VCO的频率调谐范围或频率调谐控制电压工作范围，以适合快速锁定和宽调谐控制电压范围的应用场合。

实用新型内容

本实用新型的目的是为了克服现有的VCO的调谐线性度较差的缺点，提出了一种高调谐线性度的VCO。

为了实现上述目的，本实用新型的技术方案是：一种高调谐线性度的VCO，其特征在于，包括控制电压信号处理单元和奇数个时延单元，所述时延单元包括第一调谐电压信号端口、第二调谐电压信号端口，所述控制电压信号处理单元包括第一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一电压源和调谐控制电压信号端口，所述第一NMOS管的漏极连接第一电压源，第二NMOS管的漏极与第二NMOS管的栅极并相连接，并与第一NMOS管的源极和第一PMOS管的栅极连接；所述第二NMOS管的源极接地；所述第一PMOS管的源极与第一电压源连接，第一PMOS管的漏极与第三NMOS管的漏极连接；所述第三NMOS管的漏极与第三NMOS管的栅极连接，第三NMOS管的源极接地；所述第一NMOS管的栅极连接于调谐控制电压信号端口；所述控制电压信号处理单元的第一PMOS管的栅极与奇数个时延单元的第一调谐电压信号端口连接；所述控制电压信号处理单元的第三NMOS管的栅极与奇数个时延单元的第二调谐电压信号端口连接。

所述时延单元还包括第二PMOS管、第三PMOS管、第四NMOS管、第五NMOS管、第一电容、输入信号端口、输出信号端口；所述第二PMOS管的源极连接第一电压源，第二PMOS管的漏极连接第四NMOS管的漏极和第三PMOS管的漏极；所述第四NMOS管的源极接地；所述第三PMOS管的源极连接第一电压源，第三PMOS管的栅极和第三PMOS管的漏极连接，第三PMOS管的漏极通过第一电容接地；所述第五NMOS管的漏极与第三PMOS管的漏极连接，第五NMOS管的源极接地；所述第二PMOS管的栅极连接于第一调谐电压信号端口；所述第四NMOS管的栅极连接于第二调谐电压信号端口；所述输入信号端口与第五NMOS管的栅极连接；所述输出信号端口与第三PMOS管的漏极连接。

本实用新型的有益效果：本实用新型通过控制电压信号处理单元对调谐控制电压信号进行处理，得到的第一PMOS管的栅极的电压和第三NMOS管的栅极的电压分别连接所述奇数个时延单元的第一调谐电压信号端口和第二调谐电压信号端口，这样原本以调谐控制电压信号来调谐奇数个时延单元的频率变成了由第一调谐电压信号和第二调谐电压信号来调谐奇数个时延单元的频率。根据叠加原理，第一调谐电压信号和第二调谐电压信号对奇数个时延单元的频率的调谐非线性相互抵消，进而可以提高VCO的调谐线性度。

附图说明

图1是本实用新型高调谐线性度的VCO的结构示意图。

图2是本实用新型高调谐线性度的VCO的控制电压信号处理单元的结构示意图。

图3本实用新型高调谐线性度的VCO的时延单元的结构示意图。

附图标记说明：第一调谐电压信号Vc1、第二调谐电压信号Vc2、调谐控制电压信号Vctrl、输入信号in、输出信号out、第一电压源VCC、第一PMOS管M11、第二PMOS管M21、第三PMOS管M22、第一NMOS管N11、第二NMOS管N12、第三NMOS管N13、第四NMOS管N21、第五NMOS管N22、第一电容C1。

具体实施方式

下面结合附图和具体的实施例对本实用新型做进一步的说明：

如图1所示，本实用新型的高调谐线性度的VCO，包括控制电压信号处理单元和奇数个时延单元。调谐控制电压信号Vctrl输入到控制电压信号处理单元，产生第一调谐电压信号Vc1和第二调谐电压信号Vc2，去调谐奇数个时延单元的发生频率，进而产生VCO的输出。

如图2所示，控制电压信号处理单元，所述控制电压信号处理单元包括第一PMOS管M11、第一NMOS管N11、第二NMOS管N12、第三NMOS管N13、第一电压源VCC和调谐控制电压信号Vctrl端口，所述第一NMOS管N11的漏极连接第一电压源VCC，第二NMOS管N12的漏极与第二NMOS管N12的栅极并相连接，并与第一NMOS管N11的源极和第一PMOS管M11的栅极连接；所述第二NMOS管N12的源极接地；所述第一PMOS管M11的源极与第一电压源VCC连接，第一PMOS管M11的漏极与第三NMOS管N13的漏极连接；所述第三NMOS管N13的漏极与第三NMOS管N13的栅极连接，第三NMOS管N13的源极接地；所述第一NMOS管N11的栅极连接于调谐控制电压信号Vctrl端口。

奇数个时延单元的结构和参数是相同的，在此以其中的一个来阐述其结构。如图3所示，所述时延单元包括第二PMOS管M21、第三PMOS管M22、第四NMOS管N21、第五NMOS管N22、第一电容C1、第一调谐电压信号Vc1端口、第二调谐电压信号Vc2端口、输入信号in端口、输出信号out端口；所述第二PMOS管M21的源极连接第一电压源VCC，第二PMOS管M21的漏极连接第四NMOS管N21的漏极和第三PMOS管M22的漏极；所述第四NMOS管N21的源极接地；所述第三PMOS管M22的源极连接第一电压源，第三PMOS管M22的栅极和第三PMOS管M22的漏极连接，第三PMOS管M22的漏极通过第一电容C1接地；所述第五NMOS管N22的漏极与第三PMOS管M22的漏极连接，第五NMOS管N22的源极接地；所述第二PMOS管M21的栅极连接于第一调谐电压信号Vc1端口；所述第四NMOS管N21的栅极第二调谐电压信号Vc2端口连接于；所述输入信号in端口与第五NMOS管N22的栅极连接；所述输出信号out端口与第三PMOS管M22的漏极连接。

在控制电压信号处理单元与奇数个时延单元的连接关系上：所述控制电压信号处理单元的第一PMOS管M11的栅极与奇数个时延单元的第一调谐电压信号Vc1端口连接；所述控制电压信号处理单元的第三NMOS管M13的栅极与奇数个时延单元的第二调谐电压信号Vc2端口连接。

奇数个时延单元的连接关系为：前一个时延单元的输出信号out端口连接到后一个时延单元的输入信号in端口，第一个时延单元的输入信号in端口连接到最后一个时延单元的输出信号out端口，最后一个时延单元的输出信号out端口的输出即是VCO的输出。

本实用新型通过控制电压信号处理单元对调谐控制电压信号进行处理，得到的第一PMOS管M11的栅极的电压和第三NMOS管N13的栅极的电压分别连接所述奇数个时延单元的第一调谐电压信号Vc1端口和第二调谐电压信号Vc2端口，这样原本以调谐控制电压信号Vctrl来调谐奇数个时延单元的频率变成了由第一调谐电压信号Vc1和第二调谐电压信号Vc2来调谐奇数个时延单元的频率。根据叠加原理，第一调谐电压信号Vc1和第二调谐电压信号Vc2对奇数个时延单元的频率的调谐非线性相互抵消，进而可以提高VCO的调谐线性度。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本实用新型的原理，应被理解为实用新型的保护范围并不局限于这样的特别陈述和实施例。凡是根据上述描述做出各种可能的等同替换或改变，均被认为属于本实用新型的权利要求的保护范围。

Claims

1.一种高调谐线性度的VCO，其特征在于，包括控制电压信号处理单元和奇数个时延单元，所述时延单元包括第一调谐电压信号端口、第二调谐电压信号端口，所述控制电压信号处理单元包括第一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一电压源和调谐控制电压信号端口，所述第一NMOS管的漏极连接第一电压源，第二NMOS管的漏极与第二NMOS管的栅极并相连接，并与第一NMOS管的源极和第一PMOS管的栅极连接；所述第二NMOS管的源极接地；所述第一PMOS管的源极与第一电压源连接，第一PMOS管的漏极与第三NMOS管的漏极连接；所述第三NMOS管的漏极与第三NMOS管的栅极连接，第三NMOS管的源极接地；所述第一NMOS管的栅极连接于调谐控制电压信号端口；所述控制电压信号处理单元的第一PMOS管的栅极与奇数个时延单元的第一调谐电压信号端口连接；所述控制电压信号处理单元的第三NMOS管的栅极与奇数个时延单元的第二调谐电压信号端口连接。

2.根据权利要求1所述的高调谐线性度的VCO，其特征在于，时延单元还包括第二PMOS管、第三PMOS管、第四NMOS管、第五NMOS管、第一电容、输入信号端口、输出信号端口；所述第二PMOS管的源极连接第一电压源，第二PMOS管的漏极连接第四NMOS管的漏极和第三PMOS管的漏极；所述第四NMOS管的源极接地；所述第三PMOS管的源极连接第一电压源，第三PMOS管的栅极和第三PMOS管的漏极连接，第三PMOS管的漏极通过第一电容接地；所述第五NMOS管的漏极与第三PMOS管的漏极连接，第五NMOS管的源极接地；所述第二PMOS管的栅极连接于第一调谐电压信号端口；所述第四NMOS管的栅极连接于第二调谐电压信号端口；所述输入信号端口与第五NMOS管的栅极连接；所述输出信号端口与第三PMOS管的漏极连接。