CN201793734U - 沉积石英舟 - Google Patents
沉积石英舟 Download PDFInfo
- Publication number
- CN201793734U CN201793734U CN2010205365517U CN201020536551U CN201793734U CN 201793734 U CN201793734 U CN 201793734U CN 2010205365517 U CN2010205365517 U CN 2010205365517U CN 201020536551 U CN201020536551 U CN 201020536551U CN 201793734 U CN201793734 U CN 201793734U
- Authority
- CN
- China
- Prior art keywords
- deposition
- sipos
- upper beam
- circumference
- circumferential line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
沉积石英舟涉及SIPOS膜加工专用的石英舟。能确保相邻晶片之间不接触。石英舟包括左上梁、右上梁和至少一根底梁，左上梁、右上梁和底梁的轴心分布在同一圆周线上，且左上梁、右上梁和底梁朝向圆周线圆心方向均布有若干凹槽，右上梁位于圆周线的0～-5°范围之间，左上梁位于圆周线的180-185°范围之间。本实用新型相对于现有技术，提高了原有SIPOS石英舟两边固定晶片的上梁高度，使之上移，这样能更好的定位晶片，使晶片不易翘曲，造成相互接触。这样就能有效的避免因SIPOS沉积时由于晶片翘曲严重使沉积时气体沉积速率发生变化而导致膜厚不均匀，进而提高保证SIPOS沉积时膜的均匀度。
Description
技术领域
本实用新型涉及低压化学气相沉积工艺中的晶片承载工具，尤其涉及SIPOS膜加工专用的石英舟。
背景技术
SIPOS(英文Semi-Insulate Polycry stalline)石英舟是运用在LPCVD系统(又名低压化学气象沉积)，此系统主要是在裸露的PN结上长一层SIPOS膜即半绝缘多晶硅膜，SIPOS不仅可以钝化可动离子，而且对其它界面电荷也有补偿或消除作用，也可彻底消除击穿电压需变现象，提高PN结的击穿电压，SIPOS膜具有较高的信赖性，在高温、高湿、强电场等恶劣条件下也能长时间工作。
市场上的高压半导体分立器件均采用某种钝化结构来保护PN结，目前普遍采用的是LPCVD系统在PN结上长一层SIPOS膜来提高芯片的反向击穿电压。在LPCVD系统通入一定比例的硅烷和笑气，不同的气体比例将导致不同的Si和O的比例，膜的性质将发生改变。因此气体在PN结上沉积的速率也显得非常重要，膜的厚度将会影响芯片的反向击穿电压VB和反向漏电流IR。
为此，生产者设计出一种石英管、石英舟的专用承载工具来实现上述工艺，其方式是：石英管卧式放置，石英舟从石英管的一端进出；石英管管壁上开设若干孔，晶片相互留间隙地竖立放置在石英舟上。为实现相互留有间隙，石英舟设四条轴向支撑杆，四杆向内的表面上间隔开设略大于晶片厚度的凹槽，晶片卡在槽中。如图3所示，四杆中一对下梁12设在石英舟底部，一对上梁11设在晶片高度的1/4处。由于晶片较薄且晶片的翘曲度比铰大，使两片晶片的上沿部分贴的过紧，以至SIPOS膜沉积的不够均匀。
因此为了保证SIPOS膜沉积的均匀度，研究一种新的SIPOS沉积石英舟具有很重要的意义。
发明内容
本实用新型针对以上问题，提供了一种能确保相邻晶片之间不接触的沉积石英舟。
本实用新型的技术方案是：所述石英舟包括左上梁、右上梁和至少一根底梁，左上梁、右上梁和底梁的轴心分布在同一圆周线上，且左上梁、右上梁和底梁朝向圆周线圆心方向均布有若干凹槽，所述右上梁位于所述圆周线的0～-5°范围之间，所述左上梁位于所述圆周线的180-185°范围之间。
所述底梁设有一对。
圆周线的半径为晶片半径与凹槽底至上梁轴心距离之和。
本实用新型相对于现有技术，提高了原有SIPOS石英舟两边固定晶片的上梁高度，使之上移，这样能更好的定位晶片，使晶片不易翘曲，造成相互接触。这样就能有效的避免因SIPOS沉积时由于晶片翘曲严重使沉积时气体沉积速率发生变化而导致膜厚不均匀，进而提高保证SIPOS沉积时膜的均匀度。
附图说明
图1是本实用新型的结构示意图
图中1是石英舟，2是晶片，3是石英管，4是凹槽；
图2是图1中A-A剖视图
图中10是圆周线，111是左上梁，112是右上梁，12是下梁。
图3是本实用新型背景技术的示意图
具体实施方式
本实用新型如图1、2所示，石英舟1置于石英管3内，石英舟1包括左上梁111、右上梁112和至少一根底梁12，左上梁111、右上梁112和底梁12的轴心分布在同一圆周线10上，且左上梁111、右上梁112和底梁12朝向圆周线10圆心方向均布有若干凹槽4，所述右上梁112位于所述圆周线10的0～-5°范围之间，所述左上梁111位于所述圆周线10的180-185°范围之间。
所述底梁12设有一对。
圆周线10的半径为晶片2的半径与凹槽4的底面至上梁(左上梁111、右上梁112)轴心距离之和。
Claims (3)
1.沉积石英舟，所述石英舟包括左上梁、右上梁和至少一根底梁，左上梁、右上梁和底梁的轴心分布在同一圆周线上，且左上梁、右上梁和底梁朝向圆周线圆心方向均布有若干凹槽，其特征在于，所述右上梁位于所述圆周线的0～-5°范围之间，所述左上梁位于所述圆周线的180-185°范围之间。
2.根据权利要求1所述的沉积石英舟，其特征在于，所述底梁设有一对。
3.限据权利要求1或2所述的沉积石英舟，其特征在于，圆周线的半径为晶片半径与凹槽底至上梁轴心距离之和。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010205365517U CN201793734U (zh) | 2010-09-19 | 2010-09-19 | 沉积石英舟 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010205365517U CN201793734U (zh) | 2010-09-19 | 2010-09-19 | 沉积石英舟 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201793734U true CN201793734U (zh) | 2011-04-13 |
Family
ID=43848654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010205365517U Expired - Fee Related CN201793734U (zh) | 2010-09-19 | 2010-09-19 | 沉积石英舟 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201793734U (zh) |
-
2010
- 2010-09-19 CN CN2010205365517U patent/CN201793734U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101499421B (zh) | 台型半导体装置及其制造方法 | |
| KR900007606B1 (ko) | 반도체 메모리 | |
| JP2005093972A (ja) | 縦型半導体装置及びその製造方法 | |
| US10340301B2 (en) | Support structure for integrated circuitry | |
| CN101393929A (zh) | 双正斜角槽终端半导体分立器件可控硅及其制造方法 | |
| CN201793734U (zh) | 沉积石英舟 | |
| CN103021867A (zh) | 沟槽型金属-氧化物-半导体势垒肖特基器件的形成方法 | |
| CN111883527B (zh) | 一种用于大尺寸晶圆制造的沟槽型肖特基势垒芯片 | |
| CN102364675A (zh) | 一种闪速存储器形成方法 | |
| CN202307844U (zh) | 晶片的吸附与支撑装置及其衬垫、半导体处理设备 | |
| US8049273B2 (en) | Semiconductor device for improving the peak induced voltage in switching converter | |
| US8445993B2 (en) | Semiconductor component with marginal region | |
| US20190006197A1 (en) | Wafer part and chip packaging method | |
| US20110049668A1 (en) | Deep trench isolation structures between high voltage semiconductor devices and fabrication methods thereof | |
| CN204680671U (zh) | 晶圆封装结构及芯片封装结构 | |
| CN104538366B (zh) | 一种或非门闪存存储器及其制作方法 | |
| WO2021030235A3 (en) | Wafer with regions of low oxygen concentration | |
| CN1264203C (zh) | 湿蚀刻装置 | |
| CN105070719A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN102956562B (zh) | 存储器件的形成方法 | |
| CN217562531U (zh) | 片框及晶圆夹具工装 | |
| JPS6380561A (ja) | 相補型半導体装置の製造方法 | |
| RU2449415C1 (ru) | Способ изготовления высоковольтного силового полупроводникового прибора | |
| CN202159668U (zh) | 台面工艺功率晶体管芯片结构 | |
| CN103021853A (zh) | 处理半导体器件的方法及半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110413 Termination date: 20150919 |
|
| EXPY | Termination of patent right or utility model |