CN201438460U - 一种半导体的封装结构 - Google Patents
一种半导体的封装结构 Download PDFInfo
- Publication number
- CN201438460U CN201438460U CN 200920119213 CN200920119213U CN201438460U CN 201438460 U CN201438460 U CN 201438460U CN 200920119213 CN200920119213 CN 200920119213 CN 200920119213 U CN200920119213 U CN 200920119213U CN 201438460 U CN201438460 U CN 201438460U
- Authority
- CN
- China
- Prior art keywords
- external electrode
- bonding sheet
- semiconductor chip
- die bonding
- electrode end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型涉及一种半导体的封装结构，其特征在于：包括金属衬底，该金属衬底的表面上焊接有一陶瓷片，该陶瓷片的表面上焊接有相互分隔的由金属材质制成的第一芯片粘接片和第二芯片粘接片，第一芯片粘接片上设置有第一外接电极端，第二芯片粘接片上设置有第二外接电极端，一悬空的与第一外接电极端、第二外接电极端并排设置的第三外接电极端，第一半导体芯片的背面粘接在第一芯片粘接片的表面上，第二半导体芯片的背面粘接在第二芯片粘接片的表面上，第一半导体芯片的正面通过导电线与第二芯片粘接片的表面相连，第二半导体芯片的正面通过导电线与第三外接电极端相连。采用这种封装结构的半导体具有较好的功率和较好的散热性。
Description
技术领域
本实用新型涉及一种半导体的封装结构。
背景技术
现有大部分半导体的封装结构中，一般包括金属底板，该金属底板上连接有外接引线端子，另外两根外接引线端子均悬空设置，三极管芯片的背面则直接粘接在金属底板上，在封装时，将三极管芯片正面各电极焊接点通过铝丝线键合与悬空的两根外接引线端子进行键合，然后通过封装工艺包裹成型。在这种半导体的封装结构中，首先，三极管芯片的背面直接粘接在金属底板上，三极管芯片背面与金属底板之间是导电的；另外，金属底板上一般只粘接一颗半导体芯片，一颗半导体芯片的功率一般不会太大。一些对功率等电参数有特殊需求的半导体器件，如果采用上述封装结构，很难达到要求。
实用新型内容
本实用新型所要解决的技术问题是针对上述现有技术提供一种特殊的半导体的封装结构，采用这种封装结构的半导体具有较好的功率和较好的散热性。
本实用新型解决上述技术问题所采用的技术方案为：该半导体的封装结构，其特征在于：包括金属衬底，该金属衬底的表面上焊接有一陶瓷片，该陶瓷片的表面上焊接有相互分隔的由金属材质制成的第一芯片粘接片和第二芯片粘接片，第一芯片粘接片上设置有第一外接电极端，第二芯片粘接片上设置有第二外接电极端，一悬空的与第一外接电极端、第二外接电极端并排设置的第三外接电极端，该第三外接电极端与金属衬底、第一芯片粘接片和第二芯片粘接片均不连接，第一半导体芯片的背面粘接在第一芯片粘接片的表面上，第二半导体芯片的背面粘接在第二芯片粘接片的表面上，第一半导体芯片的正面通过导电线与第二芯片粘接片的表面相连，第二半导体芯片的正面通过导电线与第三外接电极端相连。
作为改进，所述半导体封装结构还包括有塑料包裹体外壳，所述金属衬底、陶瓷片、第一芯片粘接片、第二芯片粘接片、第一半导体芯片、第二半导体芯片及导电线均设置在所述包裹体外壳内部。
再改进，所述第一外接电极端、第二外接电极端、第三外接电极端均延伸至所述塑料包裹体外壳之外，而所述第二外接电极端外露于塑料包裹体外壳之外的部分则通过切割机被切断。
所述第一半导体芯片和第二半导体芯片可以采用性能和/或功能相同的半导体芯片，也可以采用性能和/或功能不同的半导体芯片，本实用新型提供的半导体封装结构中，第一半导体芯片和第二半导体芯片采用性能和/或功能相同的半导体芯片。
所述导电线为铝丝线，并且第一半导体芯片的正面通过两根铝丝线与第二芯片粘接片相连，第二半导体芯片的也通过两根铝丝线与第三外接电极端相连。
与现有技术相比，本实用新型的优点在于：通过在金属底板的表面焊接绝缘导热材料制成的中间层，然后在中间层的表面焊接相互分隔的由金属材质制成的用于粘贴半导体芯片的两块芯片粘接片，两颗半导体芯片分别粘接在两块芯片粘接片上，由于有了中间层的阻隔，半导体芯片的背面与金属衬底之间电性能绝缘，而半导体芯片在工作时产生的热量也能够通过中间层散发出去；并且两颗半导体可以产生较高的工作电压，测试数据证明：该封装结构的半导体产品，同时具有小于100纳秒的反向恢复时间的优良特性！
附图说明
图1为本实用新型实施例的立体结构示意图；
图2为本实用新型实施例去掉塑料包裹体外壳后的示意图；
图3为本实用新型实施例去掉塑料包裹体外壳、切去第二外接电极端后的示意图；
图4为图3中A-A方向剖视图。
具体实施方式
以下结合附图实施例对本实用新型作进一步详细描述。
如图1～4所示的半导体的封装结构，包括金属衬底1、塑料包裹体外壳6，该金属衬底1的下部表面上焊接有一陶瓷片2，该陶瓷片2的表面上焊接有相互分隔的由金属材质制成的第一芯片粘接片31和第二芯片粘接片32，第一芯片粘接片31上设置有第一外接电极端41，第二芯片粘接片32上设置有第二外接电极端42，一悬空的与第一外接电极端41、第二外接电极端42并排设置的第三外接电极端53，该第三外接电极端53与金属衬底1、第一芯片粘接片31和第二芯片粘接片32均不连接，第一半导体芯片51的背面粘接在第一芯片粘接片31的表面上，第二半导体芯片52的背面粘接在第二芯片粘接片32的表面上，第一半导体芯片51的正面通过两根铝丝线与第二芯片粘接片32的表面相连，第二半导体芯片52的正面通过两根铝丝线与第三外接电极端43相连。
金属衬底1的下部、陶瓷片2、第一芯片粘接片31、第二芯片粘接片32、第一半导体芯片41、第二半导体芯片42及铝丝线均设置在所述包裹体外壳6内部。
本实施例中，第一外接电极端41、第二外接电极端42、第三外接电极端43均延伸至所述塑料包裹体外壳之外，而第二外接电极端42外露于塑料包裹体外壳之外的部分则通过切割机被切断。
第一半导体芯片51和第二半导体芯片52为性能和功能相同的半导体芯片。
Claims (5)
1.一种半导体的封装结构，其特征在于：包括金属衬底(1)，该金属衬底(1)的表面上焊接有一陶瓷片(2)，该陶瓷片(2)的表面上焊接有相互分隔的由金属材质制成的第一芯片粘接片(31)和第二芯片粘接片(32)，第一芯片粘接片(31)上设置有第一外接电极端(41)，第二芯片粘接片(32)上设置有第二外接电极端(42)，一悬空的与第一外接电极端(41)、第二外接电极端(42)并排设置的第三外接电极端(53)，该第三外接电极端(53)与金属衬底(1)、第一芯片粘接片(31)和第二芯片粘接片(32)均不连接，第一半导体芯片(51)的背面粘接在第一芯片粘接片(31)的表面上，第二半导体芯片(52)的背面粘接在第二芯片粘接片(32)的表面上，第一半导体芯片(51)的正面通过导电线与第二芯片粘接片(32)的表面相连，第二半导体芯片(52)的正面通过导电线与第三外接电极端(43)相连。
2.根据权利要求1所述的半导体的封装结构，其特征在于：还包括有塑料包裹体外壳(6)，所述金属衬底(1)、陶瓷片(2)、第一芯片粘接片(31)、第二芯片粘接片(32)、第一半导体芯片(51)、第二半导体芯片(52)及导电线均设置在所述包裹体外壳(6)内部。
3.根据权利要求2所述的半导体的封装结构，其特征在于：所述第一外接电极端(41)、第二外接电极端(42)、第三外接电极端(43)均延伸至所述塑料包裹体外壳之外，而所述第二外接电极端(42)外露于塑料包裹体外壳之外的部分则通过切割机被切断。
4.根据权利要求1所述的半导体的封装结构，其特征在于：所述第一半导体芯片(51)和第二半导体芯片(52)为性能和/或功能相同的半导体芯片。
5.根据权利要求1～4中任一项权利要求所述的半导体的封装结构，其特征在于：所述导电线为铝丝线，并且第一半导体芯片(51)的正面通过两根铝丝线与第二芯片粘接片(32)相连，第二半导体芯片(52)的也通过两根铝丝线与第三外接电极端相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200920119213 CN201438460U (zh) | 2009-05-05 | 2009-05-05 | 一种半导体的封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200920119213 CN201438460U (zh) | 2009-05-05 | 2009-05-05 | 一种半导体的封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201438460U true CN201438460U (zh) | 2010-04-14 |
Family
ID=42400431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200920119213 Expired - Fee Related CN201438460U (zh) | 2009-05-05 | 2009-05-05 | 一种半导体的封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201438460U (zh) |
-
2009
- 2009-05-05 CN CN 200920119213 patent/CN201438460U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100568539C (zh) | 用于将导电体连接到连接导线的具有二极管的连接设备及其制造方法 | |
| CN102244066B (zh) | 一种功率半导体模块 | |
| CN206282838U (zh) | 无源器件与有源器件的集成封装结构 | |
| CN201226592Y (zh) | 软性线路板封装的硅麦克风 | |
| CN206116387U (zh) | 一种大电流功率半导体器件的封装结构 | |
| CN218730911U (zh) | 一种内绝缘的双面散热封装结构 | |
| TW200425456A (en) | Multi-chip package with electrical interconnection | |
| CN210535661U (zh) | 一种独立基岛封装结构 | |
| CN212113710U (zh) | 一种引线框架及焊接铝箔的芯片封装结构 | |
| CN201438460U (zh) | 一种半导体的封装结构 | |
| CN214411191U (zh) | 一种串联式的大功率二极管 | |
| CN102842549A (zh) | 四方扁平无引脚的功率mosfet封装体 | |
| CN213660391U (zh) | Igbt模块功率端子结构 | |
| CN212084994U (zh) | 一种并联封装的器件组 | |
| CN203398100U (zh) | 新型散热结构的半导体芯片 | |
| CN110648991B (zh) | 一种用于框架封装芯片的转接板键合结构及其加工方法 | |
| CN210040259U (zh) | 一种大功率霍尔器件用引线框架及其封装结构 | |
| CN210223999U (zh) | 一种功率模块及其车辆 | |
| CN202796916U (zh) | 一种塑封的非绝缘功率半导体模块 | |
| CN211238226U (zh) | 功率半导体封装器件 | |
| CN206697450U (zh) | 适用于功率mos的新型塑封结构 | |
| CN206098382U (zh) | 一种封装基板、封装基板单元和车用led光源 | |
| CN212182316U (zh) | 一种无载体的半导体叠层封装结构 | |
| CN201417773Y (zh) | 一种t0220f外形三极管产品的封装结构 | |
| CN212517164U (zh) | 内绝缘分立器件封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100414 Termination date: 20140505 |