CN201247770Y - 导线架载片 - Google Patents
导线架载片 Download PDFInfo
- Publication number
- CN201247770Y CN201247770Y CN 200820110571 CN200820110571U CN201247770Y CN 201247770 Y CN201247770 Y CN 201247770Y CN 200820110571 CN200820110571 CN 200820110571 CN 200820110571 U CN200820110571 U CN 200820110571U CN 201247770 Y CN201247770 Y CN 201247770Y
- Authority
- CN
- China
- Prior art keywords
- lead frame
- slide glass
- packaging body
- frame slide
- utility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
一种导线架载片,具有多个导线架,各导线架具有多个引脚并设有封装体。各导线架的引脚分别与相邻的导线架的引脚相连接,而相连接的引脚间由刀具冲压形成破坏部,其中破坏部用以防止封装体形成时导线架载片产生挠曲变形,以避免导线架因挠曲而损坏。
Description
技术领域
本实用新型涉及应用于集成电路的导线架载片,特别涉及一种用以承载光电芯片并可抵抗挠曲现象的导线架载片。
背景技术
在半导体封装技术领域中,随着芯片的集成电路聚积度增加及对于封装体的体积减小的需求,使得芯片与其导线架组合后的体积也必须跟着缩小,以腾出空间容纳更多芯片,并提升产能以创造最大效益。但是,在封装体体积缩小后反而使发热密度跟着不断地提升,而因热效应所导致的导线架挠曲变形即成为芯片封装工艺中良率不佳的重大变量之一,所以如何降低前述挠曲变形情事并增进效能是封装工艺中相当重要的课题。
由于半导体封装工艺是将众多不同材料的组件相互结合而成,如导线架载片及其引脚为铜合金表面镀银,半导体芯片为硅材质,引线采用抗酸碱、导电性佳的金线,而封装层为环氧树脂,致使封装体在完成封装后内部仍存在复杂的机械应力。各组件在封装工艺中承受温度负载后,因组件间热膨胀系数的差异往往会导致导线架载片结构变形,而发生引脚不共面的问题,进而影响导线架与印刷电路的组装而降低质量。整体上会造成下列问题:(1)芯片的裂痕;(2)封装体的裂痕;(3)封装体界面之间的脱层;(4)封装体的翘曲等等的功能丧失。
在芯片封装工艺中,导线架载片的尺寸规格可决定承载芯片的数量,所以为了增进导线架载片上单位面积芯片数以提高芯片封装产能,业界常以增加导线架载片的长度来增多承载芯片的数量。在封装工艺中,会先将导线架载片置放于压模机的封装模具上,然后将预热好的环氧树脂投入封装模具上的树脂进料口,待环氧树脂冷却固化即可完成封装体。但是,由于封装体与导线架间热膨胀系数的差异,使环氧树脂于冷却固化时会快速收缩而造成导线架载片挠曲变形。
对于光电芯片的封测工艺来说,因为封装体是在光电芯片安装前先行封装,而光电芯片又安装在封装体内部,所以预先成型的封装体会在导线架载片一侧预留一开槽,以供光电芯片安装。在芯片安装完成后,再利用盖板覆盖住开槽。可想而知,导线架两侧面上封装体的体积与包覆导线架的接触面积相差甚多,导致导线架两侧面所受到的热应力差距相当大。所以,因封装体冷却后热效应发生的挠曲现象在光电芯片所使用的导线架载片上尤其严重。
在结构无法给予各导线架有效伸缩空间下,受热而挠曲变形的效应会于各导线架之间逐个累加,反应于导线架载片上并加大整个导线架载片挠曲变形,进而挤压各导线架导致有浮动不稳固的现象。此外,前述挠曲现象极易使得导线架载片在封装机台送料过程中被卡死于送料轨道内,直接导致封装程序中断,因而影响芯片封装作业的进行。因此,藉由增加导线架载片来提高产能的方式反而无法达到预期的功效。相反地,若是缩短导线架载片长度,虽然能够降低封装受热后挠曲变形的累加效应,但实际上却会增加导线架载片的装填频率,因而使得产能缩减。
就生产效益而言,导线架载片的单位面积上承载芯片数应越多越好,导线架载片长度随的增加,但长度增加的同时会加大环氧树脂冷却固化过程中所带来的挠曲变形,因而提高封装工艺难度及故障排除、待机检修的频率增高,同时一般封装机台送料装置所能容纳的导线架载片也有长度上的限制。再者,就降低热膨胀效应方面,缩短导线架载片长度虽可缓除挠曲变形的诟病,但是却会使导线架载片上单位面积承载芯片数亦减少,而不及产能上的出货量要求,另外也会另外衍生出产在线的封装机台规格无法与缩短长度后的导线架载片的尺寸规格精确匹配,使良率遭致严重影响,且机台设备亦有故障的虞,而停机待修将使得生产效率相对降低。为了解决前述问题,当然亦可更换封装工艺的机台设备,作为缩短后的导线架载片尺寸在产在线有着较佳匹配的因应,但却不符封装厂的成本考虑,实施作法上困难许多。
发明内容
有鉴于现有技术中导线架载片的长度受限于热效应而容易损坏及影响产能与质量等问题,本实用新型提供一种具抗挠曲变形的导线架载片及其制造方法,以避免导线架载片封装后翘曲变形而损坏,进而增进质量与产能效益,并以承载单位面积最大芯片数促进产能提升。
根据本实用新型所揭露的导线架载片,其具有多个导线架,其中各导线架具有多个引脚并设有一封装体,封装体具有一容置室。导线架的各引脚一端于容置室中一起形成一承载区,承载区用以供一芯片装设。本实用新型中芯片实质上就是一种必须与外界接触的芯片,如光电芯片。导线架的各引脚另一端向外延伸出封装体,并分别与相邻的导线架的引脚相连接。本实用新型导线架载片的特征在于,二相连接的引脚间具有一凹陷的破坏部,其中破坏部用以防止封装体形成时导线架载片产生挠曲变形。破坏部可于封装体冷却时吸收导线架的挠曲变形量,以避免热效应使导线架载片变形,并防止导线架与芯片间的构装遭到破坏。
本实用新型的功效在于,引脚间的破坏部可预先为封装工艺中导线架的挠曲变形量预留缓冲补偿,以避免导线架因挠曲而导致功能丧失或质量下降,不仅可提升封装过程的良率并降低封装机台设备的维修率,也大幅减少除错人力而有利于封装厂投产与维持产线作业顺畅,此外,一但克服挠曲的问题导线架载片就能增加长度,以维持最佳的单位面积芯片承载数量,进而增加产能效益。
以下在实施方式中详细叙述本实用新型的详细特征以及优点,其内容足以使任何本领域技术人员了解本实用新型的技术内容并据以实施,且根据本说明书所揭露的内容、专利保护范围及附图,任何本领域技术人员可轻易地理解本新型前述的目的及优点。
以下结合附图和具体实施例对本实用新型进行详细描述,但不作为对本实用新型的限定。
附图说明
图1为本实用新型中导线架载片于封装体形成前的结构示意图;
图2为本实用新型中刀具冲压导线架载片的加工示意图;
图3为本实用新型中刀具冲压导线架载片而形成破坏部的加工示意图;
图4为本实用新型中导线架载片上形成破坏部加工示意图;
图5为本实用新型中以模具于导线架载片形成封装体的加工示意图;
图6A为本实用新型中导线架载片于封装体形成后的示意图;
图6B为本实用新型中导线架载片于封装体形成后的示意图;
图7A为本实用新型中导线架载片于封装体形成后的结构示意图;
图7B为图7A的局部放大示意图;
图7C为图7A的局部放大示意图;
图8为本实用新型中导线架载片同时形成封装体与破坏部的加工示意图;
图9为本实用新型中导线架载片安装芯片的加工示意图;
图10为本实用新型导线架载片安装芯片与盖体的加工示意图;
图11为本实用新型中导线架载片加工完成的结构示意图;
图12为本实用新型中导线架载片加工完成的侧视示意图;
图13为本实用新型中刀具冲压导线架载片的加工示意图;
图14为本实用新型中刀具冲压导线架载片而形成破坏部的加工示意图;
图15为本实用新型中导线架载片上形成破坏部加工示意图。
其中,附图标记
20 导线架载片
21 导线架
22 封装体
221 容置室
222 承载区
23 芯片
231 引线
24 引脚
241 破坏部
25 盖体
251 通孔
30 刀具
31 模具
32 支撑件
具体实施方式
为使对本实用新型的目的、构造、特征、及其功能有进一步的了解,兹配合实施例详细说明如下,其中本实用新型所揭露的导线架载片可提供芯片承载的强度支撑以便在半导体封装作业中进行构装,并传送芯片的电性信号与外界沟通。
请参阅图1、图7A及图11所示,其中图1本实用新型导线架载片封装前的结构示意图,图7A为本实用新型导线架载片封装后的结构示意图,图11本实用新型导线架载片组装完成的示意图。
如图1所示,本实用新型所揭露的导线架载片20具有多个导线架21,其中各导线架21具有多个引脚24,且引脚24区分为两组而排列于导线架21相对的两侧。导线架载片20的本体可为由铜合金、披覆金属或镍铁合金材质制成的一金属薄片体,但是其材质并不以此为限。
如图5、图7A、图9及图10所示,各导线架21上封装设置有一封装体22,且封装体22一侧具有对外开放的容置室221。封装体22的材质可为但不局限于环氧树脂,其中封装体22只对导线架21的引脚24做局部包覆,使引脚24一部份位于封装体22内而一部分位于封装体22外,且位于容置室221中的引脚24可外露出封装体22。导线架21的各引脚24一端于容置室221中一起形成一承载区222,其中承载区222可用以承载一芯片23。芯片23安装至承载区222后可设置多个金属材质的引线231(一般称为打线),使芯片23与各引脚24形成电性连接。各导线架21的引脚24另一端则向外延伸出封装体22外,以作为芯片23与外界(如电路板)电性连接的媒介。各引脚24分别排列于封装体22的周围(相对的两侧),而且各导线架21的引脚24分别与相邻的导线架21的引脚24相连接。
请参阅图3、图5、图6A、图6B、图7A、图7B及图7C所示。在本实用新型中,导线架载片20的主要特征在于任二相连接的引脚24间具有一破坏部241。破坏部241由二刀具30上下相面对地冲压引脚24而形成,其中刀具30的材质可为但不局限于碳化物。破坏部241为引脚24上相对凹陷处,可用以防止封装体22形成时导线架21产生挠曲变形。
封装体22为树脂材质,导线架21为金属材质(如铜合金),其中树脂材质跟金属材质的热涨冷缩系数并不相同,导致封装体22封装至导线架21上的过程中两者热涨冷缩的程度都不同。此外,若以导线架21做为分界,在封装体22封装至导线架21上的过程中,封装体22不具有容置室221的一侧与具有容置室221的另一侧于冷却后会施加不同的热应力给导线架21。破坏部241因结构强度较弱可于封装体22冷却时吸收导线架21产生的挠曲变形量,以克服材质间热膨胀系数及导线架21两端覆盖程度不同的影响,进而避免热效应使导线架21变形并防止封装体22与引脚24间的构装遭到破坏。
破坏部241以两种方式抵销封装体22冷却后产生的热应力。当封装体22形成并冷却后,破坏部241可以被拉伸并断裂,而呈不连续的态样(如图6A与图7B所示),此为第一种抵销方式。当封装体22形成后,破坏部241可以被拉伸并颈缩,而呈连续的态样(如图6B与图7C所示),此为第二种抵销方式。
请参阅图7A、图9、图10、图11及图12所示。芯片23安装于容置室221内部的承载区222,以设置于封装体22中,并由引线231与引脚24达成电性连接。引线231与引脚24可涂布适量的接着剂(如树脂),以固定并保护引线231。容置室221由一盖体25覆盖住,其中盖体25的材质可为但不局限于环氧树脂。在本实用新型中,芯片23实质上就是一种须与外界接触的芯片,如光电芯片。盖体25上具有一对应于芯片23设置位置开设的通孔251,使光线或其它接触物质空气能够经由通孔251进入封装体22内。
请参阅图1、图2、图3、图4、图5、图7A、图9及图10所示,为本实用新型导线架载片的制造方法,此方法用以制造如图11与图12所示的导线架载片20,而导线架载片的制造方法包含有下列步骤。
首先,如图1所示,于一基板上形成多个导线架21,此基板是指未形成导线架21的金属薄片体。所形成的各导线架21具有多个引脚24,其中各导线架21的引脚24分别与相邻的导线架21的引脚24相连接。其次,如图2、图3及图4所示,以二刀具30相面对地冲压相连接的两引脚24,使两引脚24间形成凹陷的破坏部241。其中,刀具30冲压引脚24的方式可以采用一次只冲压一导线架21的所有引脚24,也可以采用一次同时冲压多个(全部或相间隔等等)导线架21的所有引脚24。再者,如图5及图7A所示,利用一模具31形成封装体22以局部包覆导线架21的引脚24,并由破坏部241防止导线架21产生挠曲变形,以避免导线架载片20于封装体22形成后整个弯曲变形。最后,如图9及图10所示,安装芯片23至容置室221内的承载区222,并打线形成引线231与周边的各引脚24形成电性连接。如此,便完成导线架载片20,只要将导线架21切割下即可得到芯片的封装成品。
请参阅图8所示。在本实用新型导线架载片的制造方法中,也可以将刀具30冲压引脚24与模具31形成封装体22两步骤同时进行,使破坏部241与封装体22同时形成。其中,刀具30与模具31也可以整合在一起,可节省制造的手续与工时。如此,设于引脚24的破坏部241同样能够达到防止导线架21产生挠曲变形的效果,以避免导线架载片20于封装体22形成后整个弯曲变形。
请参阅图13、图14及图15所示。在本实用新型导线架载片的制造方法中,也可以只利用单一个刀具30直接冲压导线架21的引脚24一侧,而引脚24相对于被冲压表面的另一侧则以一支撑件32抵住,以防止引脚24受损。如此,设于引脚24的破坏部241同样能够达到防止导线架21产生挠曲变形的效果,以避免导线架载片20于封装体22形成后整个弯曲变形。
本新型中引脚间的破坏部可预先为封装工艺中导线架的挠曲变形量预留缓冲补偿,以避免导线架因挠曲而导致功能丧失或质量下降,不仅可提升封装过程的良率并降低封装机台设备的维修率,也大幅减少除错人力而有利于封装厂投产与维持产线作业顺畅,此外,一但克服挠曲的问题导线架载片就能增加长度,以维持最佳的单位面积芯片承载数量,进而增加产能效益。
当然,本实用新型还可有其它多种实施例,在不背离本实用新型精神及其实质的情况下,熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形,但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。
Claims (6)
1、一种导线架载片,具有多个导线架,各该导线架具有多个引脚并设有一封装体,该封装体具有一容置室,该等引脚一端于该容置室中形成一承载区,该承载区用以供一芯片装设,各该引脚另一端向外延伸出该封装体且分别与相邻的该等导线架的该引脚相连接,其特征在于:
二相连接的该引脚间具有一凹陷的破坏部,其中该破坏部用以防止该封装体形成时该导线架产生挠曲变形。
2、根据权利要求1所述的导线架载片,其特征在于,该破坏部由至少一刀具冲压该等引脚而形成。
3、根据权利要求2所述的导线架载片,其特征在于,该破坏部由二该刀具相面对地冲压该等引脚而形成。
4、根据权利要求2所述的导线架载片,其特征在于,该刀具可为碳化物材质件。
5、根据权利要求1所述的导线架载片,其特征在于,该破坏部于该封装体形成后呈不连续。
6、根据权利要求1所述的导线架载片,其特征在于,该破坏部于该封装体形成后呈连续。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200820110571 CN201247770Y (zh) | 2008-06-05 | 2008-06-05 | 导线架载片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200820110571 CN201247770Y (zh) | 2008-06-05 | 2008-06-05 | 导线架载片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201247770Y true CN201247770Y (zh) | 2009-05-27 |
Family
ID=40731595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200820110571 Expired - Lifetime CN201247770Y (zh) | 2008-06-05 | 2008-06-05 | 导线架载片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201247770Y (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105789068A (zh) * | 2014-12-25 | 2016-07-20 | 无锡华润安盛科技有限公司 | 一种qfn封装器件的制备方法 |
-
2008
- 2008-06-05 CN CN 200820110571 patent/CN201247770Y/zh not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105789068A (zh) * | 2014-12-25 | 2016-07-20 | 无锡华润安盛科技有限公司 | 一种qfn封装器件的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6432750B2 (en) | Power module package having insulator type heat sink attached to rear surface of lead frame and manufacturing method thereof | |
KR100462105B1 (ko) | 수지밀봉형 반도체장치의 제조방법 | |
CN101174616B (zh) | 电路装置 | |
CN101375389B (zh) | 用于电路管芯的高热性能封装 | |
JPS60257153A (ja) | カプセルが取付けられた電子回路デバイスおよびその取付方法 | |
JP2005123495A (ja) | 半導体装置の製造方法および半導体装置 | |
CN205789929U (zh) | 装备有散热器的电子设备 | |
CN101208788A (zh) | 具有牢固固定的散热器的半导体装置 | |
CN106298550A (zh) | 用于制作带有侧壁凹陷的半导体器件的方法及相关器件 | |
CN101740407A (zh) | 四方扁平无外引脚封装结构的封装工艺 | |
US20140117525A1 (en) | Power module package and method of manufacturing the same | |
CN106158783B (zh) | 具有防溢胶结构的散热片装置 | |
CN106910723B (zh) | 半导体封装件和制造该半导体封装件的方法 | |
CN201247770Y (zh) | 导线架载片 | |
US6262475B1 (en) | Lead frame with heat slug | |
JP2010165777A5 (zh) | ||
CN108878377B (zh) | 功率模块及其制作方法以及空调器 | |
JPH02129951A (ja) | 半導体装置の製造方法 | |
KR20220166647A (ko) | 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지 | |
CN2938403Y (zh) | 导线架载片 | |
CN201829477U (zh) | 塑料双列直排封装塑封体、塑封体阵列及封装器件 | |
KR20080103934A (ko) | 양각을 갖는 집적회로 패키징 시스템 | |
KR100940760B1 (ko) | 반도체 패키지 | |
JP2009231296A (ja) | 放熱型多穿孔半導体パッケージ | |
TWI385773B (zh) | Lead frame carrier and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20090527 |