CN201204577Y - 一种基于多片dsp的宽带高速数字信号处理通用板 - Google Patents
一种基于多片dsp的宽带高速数字信号处理通用板 Download PDFInfo
- Publication number
- CN201204577Y CN201204577Y CNU2008200636534U CN200820063653U CN201204577Y CN 201204577 Y CN201204577 Y CN 201204577Y CN U2008200636534 U CNU2008200636534 U CN U2008200636534U CN 200820063653 U CN200820063653 U CN 200820063653U CN 201204577 Y CN201204577 Y CN 201204577Y
- Authority
- CN
- China
- Prior art keywords
- module
- circuit
- digital signal
- signal
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型公开了一种基于多片DSP的宽带高速数字信号处理通用板，能适应软件无线电信号处理、通信对抗、雷达对抗等实时要求较高的技术领域；它包括模拟信号采集模块、模拟信号生成模块、时钟产生和变换模块、调制器模块、多片FPGA可编程逻辑并行处理模块、多片DSP并行数字信号处理模块、PCI/CPCI总线控制和接口模块、电源转换模块；由于通过了多片DSP芯片紧耦合连接可实现单片DSP多倍处理能力，大大提升了单片DSP对高速数字信号的处理能力，可以完成对无线信号50MHz带宽、200MHz以内的中频信号的采样分析、信号识别、信号解扩、信号调制解调、任意波形产生、信号采集回放等高速数字信号实时处理。
Description
技术领域
本实用新型涉及计算机和信息技术高速数字信号处理技术领域，具体的说是涉及一种基于多片DSP的宽带高速数字信号处理通用板。
背景技术
半个世纪以来，在计算机和信息技术的带动下，数字信号处理(DSP)技术得到迅速发展。它在无线信号处理、数字通信等许多领域得到广泛应用。它可以数字形式对信号进行采集、变换、滤波、估值、识别、调制解调等。在无线领域中由于信号频带不断增加及通信速率不断提升，传统的数字信号处理平台由于处理速度、处理带宽等受限已无法满足需要。
作为当今世界无线电通信技术发展的一个潮流，主要应用是采用宽带收发信机代替传统的窄带收发信机，将以硬件为核心、以特殊应用为目的的无线电实现方法过度到在某个通用的计算和处理硬件平台，用软件来完成无线电任务的设计和实现；目前软件无线电应用技术在对收发信机的中频处理，其关键是高速数字信号处理，其中的超外差中频信号带宽可以高达50MHz以上，传统的数字信号处理平台已经无法完成对高频宽带信号的实时数字信号处理，无法适应软件无线电发展需要；因此，高速数字信号处理平台是实现软件无线电多种应用的基础。
中国专利200520070518.9公开了一种高速数字信号采集回放卡，该专利方案主要想解决的技术问题是高速数字信号的采集，并设计出了一种由数字信号采集模块、数字信号回放模块、数字信号电平转换模块、缓冲管理模块及系统总线接口模块五部分组成的高速数字信号采集回放卡，该方案能实现多种高速数字信号的实时采集与回放，支持高达0-300Mbps的数字信号采集率与32-180Mbps的信号回放，可能实现高速数字信号采集应用，但从专利文献披露的内容无法得知是否能处理宽带高速数字信号。
现有技术中对高速宽带信号处理，一般是使用高速信号采集回放卡来收集信息后送入计算机存储，进行非实时的数字信号处理，正是由于非实时的数字信号处理，所以无法应用于实时无线通信领域；在窄带信号处理时可采用单片高性能DSP完成实时数字信号处理，而对宽带高速数字信号的实时处理现有技术缺少解决方案。
发明内容
本实用新型的发明目的是旨在克服上述现有技术缺陷，提供一种基于多DSP的宽带高速数字信号处理通用板，该通用板能有效的解决在宽带的情况下高速数字信号的实时处理。
本实用新型通过以下技术解决方案得以实现其发明目的:
一种基于多片DSP的宽带高速数字信号处理通用板，包括有模拟信号采集模块、模拟信号生成模块、时钟产生和变换模块、调制器模块、PCI/CPCI总线控制和接口模块、电源转换模块；其中时钟产生和变换模块，分别与模拟信号采集模块及模拟信号生成模块连接；模拟信号生成模块与调制器模块连接；电源转换模块为所述通用板各模块电路提供直流电，其特征在于:还包括有多片FPGA可编程逻辑并行处理模块和多片DSP并行数字信号处理模块；其中多片FPGA可编程逻辑并行处理模块，通过接口电路分别与模拟信号采集模块、模拟信号生成模块、时钟产生和变换模块、多片DSP并行数字信号处理模块、以及PCI/CPCI总线控制和接口模块电路连接。
所述模拟信号采集模块，包含信号滤波电路、运算放大电路、高稳定度时钟电路和高速A/D转换电路；其作用是:可有效的实现宽带信号的高速采样；将采集的模拟中频信号，通过射频连接口由其滤波电路完成前级滤波、送入其运算放大电路进行波形调整、由高速A/D转换电路完成对信号的采样、由其PECL电路完成对高速A/D转换电路的高稳定度时钟提供，采样后的数据通过其接口电路送入多片FPGA可编程逻辑并行处理模块进行数字信号预处理。
所述模拟信号生成模块，包含运算放大反馈电路、高速时钟电路和D/A转换电路；其作用是:将计算机完成信号仿真后的数据流，先经过PCI/CPCI总线控制和接口模块及FPGA可编程逻辑并行处理模块，后送入多片DSP并行数字信号处理模块完成基带信号处理、之后送入多片FPGA可编程逻辑并行处理模块完成信号的后级处理后，由模拟信号生成模块的D/A转换电路完成信号的产生，由LVPECL电路提供时钟，将产生的中频数字信号直接输出。
所述多片FPGA可编程逻辑并行处理模块，包含两片高速大规模可编程逻辑器件电路；其作用是:主要完成数字信号通用板上的控制工作和各模块之间的数据交换以及信号的预处理。
所述多片DSP并行数字信号处理模块，包含2-8片高性能数字信号处理器，紧耦合总线方式互连并行的处理电路、大容量FLASH电路、高速SDRAM电路、高速SRAM电路和看门狗电路；其作用是:多片FPGA可编程逻辑并行处理模块将预处理后的数字信号，通过接口电路送入多片DSP并行数字信号处理模块，由多片DSP采用紧耦合总线方式连接电路实现多片DSP并行计算对信号完成处理。
所述调制器模块，包含模拟信号载波调制器电路、滤波器电路；其作用是:对模拟信号生成模块所产生的信号进行载波调制，将调制信号输出。
所述时钟产生和变换模块，包含高稳定度时钟生成电路、LVPECL电路、PECL电路；其作用是:提供板上时钟。
所述PCI/CPCI总线控制和接口模块，包含PCI/CPCI总线接口桥芯片电路、热插拔电路；其作用是:提供本数字信号处理通用板与计算机之间的PCI/CPCI接口，通过FPGA的控制实现高速数字信号处理板与计算机之间的通信。
本实用新型是这样对信息进行处理的:模拟中频信号通过射频连接口由滤波电路完成前级滤波，送入运算放大电路进行波形调整，由高速A/D转换电路完成对信号的采样，由PECL电路完成对高速A/D转换电路的高稳定度时钟提供，采样后的数据通过接口电路，送入多片FPGA可编程逻辑并行处理模块进行数字信号预处理后，再通过接口电路把信号送入多片DSP并行数字信号处理模块，由多片DSP采用紧耦合总线方式并行对信号完成处理，也可通过CPCI总线接口送入计算机完成最终处理或者存储；
计算机完成信号仿真后的数据流通过CPCI总线接口控制电路送入多片DSP并行数字信号处理模块完成基带信号处理，通过接口电路送入多片FPGA可编程逻辑并行处理模块进行信号后级处理，信号通过接口电路送入模拟信号生成模块的D/A转换电路完成信号的产生，由LVPECL电路提供时钟，产生的信号可以直接输出，或者送入调制器模块完成信号的载波调制；
多片DSP并行数字信号处理模块，采用共享总线的紧耦合电路连接方式进行通信，共享的处理器不仅可以访问共享的外部存储器，还可以访问其他处理器的内部存储器、IOP寄存器等；通过访问操作，可以实现多片DSP之间数据交换的无缝连接，可同时由各处理器完成信号处理工作，多片DSP的紧耦合电路连接，可完成对一组数据多种算法并进行处理。
本实用新型与现有技术相比有以下优点:
首先是本实用新型的适用范围广，可应用于软件无线电的多个领域，能适应软件无线电信号处理、通信对抗、雷达对抗等实时要求较高的技术领域。
其次是采用了先进的软件无线电构架实现了平台的通用化。
第三是可以完成对无线信号50MHz带宽、200MHz以内的中频信号的采样分析、信号识别、信号解扩、信号调制解调、任意波形产生、信号采集回放等高速数字信号实时处理
第四是本实用新型由于通过了多片DSP芯片紧耦合连接，可实现单片DSP多倍处理能力，大大提升了单片DSP对高速数字信号的处理能力。
附图说明
图1是本实用新型的原理框图；
图2是本实用新型的芯片设置示意图；
具体实施方式
实施例1:一种基于多片DSP的宽带高速数字信号处理通用板，由模拟信号采集模块、模拟信号生成模块、时钟产生和变换模块、调制器模块、多片FPGA可编程逻辑并行处理模块、多片DSP并行数字信号处理模块、PCI/CPCI总线控制和接口模块、以及电源转换模块八部分模块电路组成；其中:多片FPGA可编程逻辑并行处理模分别与模拟信号采集模块、模拟信号生成模块、时钟产生和变换模块、多片DSP并行数字信号处理模块、PCI/CPCI总线控制和接口模块连接，时钟产生和变换模块还分别与模拟信号采集模块、模拟信号生成模块连接，模拟信号生成模块还与调制器模块连接，电源转换模为本实用新型信号处理通用板上的各模块提直流工作电源；其中:
模拟信号采集模块，包含信号滤波电路、运算放大电路、高稳定度时钟电路和高速A/D转换电路；模拟信号采集模块将采集的数据流通过接口电路送入多片FPGA可编程逻辑并行处理模块；该信号采集模块核心采用了美国ADI公司的高速A/D采样器AD6645ASQ-105，该芯片提供了14bits分辨率核105MHz的高速采样，可有效的实现宽带信号的高速采样，中频采样可对高达200MHz的信号实施采样，信噪比高达75db，信号动态杂散范围高达89dBc；
模拟信号生成模块，包含运算放大反馈电路、高速时钟电路和D/A转换电路；模拟信号生成模块通过接口电路连接到多片FPGA可编程逻辑并行处理模块；其核心采用了美国ADI公司的高速双通道D/A信号还原器AD9777BSV，该芯片提供了双通道信号产生，支持高达400MSPS数据速率，分辨率高达16bits，可选择2X/4X/8X插值滤波，可选择IQ两路分别输出或同时输出，邻近信道功率比高达71db；
时钟产生和变换模块，包含高稳定度时钟生成电路、LVPECL电路、PECL电路；时钟产生和变换模块连接模拟信号采集模块和多片FPGA可编程逻辑并行处理模块，提供板上时钟；时钟产生和变换模块的核心，采用了高稳晶振和安森美公司的LVPECL/PECL变换器MC100EPT22/MC10EL16，传输延时小于190ps；
调制器模块，包含模拟信号载波调制器电路、滤波器电路；调制器模块连接模拟信号生成模块；其核心采用ADI公司的AD8345可实现50MHz到800MHz的载波调制；
多片FPGA可编程逻辑并行处理模块，包含两片高速大规模可编程逻辑器件电路；其核心采用XILINX公司的2片XC3S2000FPGA，其逻辑单元每片高达46080个，每片有40个18 X 18硬件乘法器和720kbits内部RAM，主要完成板上的控制工作和各模块之间的数据交换以及信号的预处理；
多片DSP并行数字信号处理模块，包含4片高性能数字信号处理器，采用紧耦合总线方式互连并行处理电路、大容量FLASH电路、高速SDRAM电路、SRAM电路和看门狗电路；多片DSP并行数字信号处理模块与多片FPGA可编程逻辑并行处理模块互连；本模块单元是本实用新型的核心，采用的4片ADI公司目前最新的第三代SHARC浮点数字信号处理器ADSP-21368KBPZ，每片处理器速度高达2GFLOPS，单指令周期3.0ns，其内部包括2Mbits的SRAM和6Mbits的ROM，支持片外挂SDRAM和SRAM等存储器，该处理器支持单周期多数据传输，可在每个指令周期同时完成加减乘运算，4片DSP采用紧耦合总线方式互连，可实现对片外256的SDRAM共享，在系统中ADSP的外部引脚ID2～0为每个处理器在内部存储地址分配了多处理器存储空间，当每片ADSP的PM/DM总线指向其自身所在的存储器空间时，就是对自己片内存储区的访问；当指向其他的存储空间的时候，就是对共享总线的其他ADSP存储器访问，ADSP提供了对片内总线仲裁逻辑和多处理器握手信号进行协调，通过ADSP的内部软件编程保证总线访问不发送冲突；
PCI/CPCI总线控制和接口模块，包含PCI/CPCI总线接口桥芯片电路、热插拔电路；PCI/CPCI总线控制和接口模块连接多片FPGA可编程逻辑并行处理模块；其核心采用PLX公司的PLX9054桥芯片以及外围热插拔电路，提供本板与计算机之间的PCI/CPCI接口，通过FPGA的控制实现高速数字信号处理板与计算机之间的通信，支持PCIMG2.0规范和PCIMG2.1热插拔规范；
电源转换模块采用TI公司的TPS54312和Linear公司的LT176325/LT176318电源芯片，实现1.2V/1.8V/2.5V的电源供电，通过PCI/CPCI总线提供3.3V/5.0V电源供电。
实施例2:如实施例1所述，将多片DSP并行数字信号处理模块中的高性能数字信号处理器设置成2片，其他部分作相应的调整也可以实现发明目的。
实施例3:如实施例1所述，将多片DSP并行数字信号处理模块中的高性能数字信号处理器设置成6片，其他部分作相应的调整也可以实现发明目的。
实施例4:如实施例1所述，将多片DSP并行数字信号处理模块中的高性能数字信号处理器设置成8片，其他部分作相应的调整也可以实现发明目的。
Claims (6)
1、一种基于多片DSP的宽带高速数字信号处理通用板，包括有模拟信号采集模块、模拟信号生成模块、时钟产生和变换模块、调制器模块、PCI/CPCI总线控制和接口模块、电源转换模块；其中时钟产生和变换模块分别与模拟信号采集模块及模拟信号生成模块连接；模拟信号生成模块与调制器模块连接；电源转换模块为所述数字信号处理通用板各模块电路提供直流工作电源，其特征在于：还包括有多片FPGA可编程逻辑并行处理模块和多片DSP并行数字信号处理模块；其中多片FPGA可编程逻辑并行处理模块，通过接口电路分别与模拟信号采集模块、模拟信号生成模块、时钟产生和变换模块、多片DSP并行数字信号处理模块、以及PCI/CPCI总线控制和接口模块电路连接。
2、按照权利要求1所述的多片DSP的宽带高速数字信号处理通用板，其特征在于：所述模拟信号采集模块，包含信号滤波电路、运算放大电路、高稳定度时钟电路和高速A/D转换电路；所述模拟信号生成模块，包含运算放大反馈电路、高速时钟电路和D/A转换电路；所述多片FPGA可编程逻辑并行处理模块，包含两片高速大规模可编程逻辑器件电路；所述多片DSP并行数字信号处理模块，包含2-8片高性能数字信号处理器，紧耦合总线方式互连并行的处理电路、大容量FLASH电路、高速SDRAM电路、高速SRAM电路和看门狗电路；所述调制器模块，包含模拟信号载波调制器电路、滤波器电路；所述时钟产生和变换模块，包含高稳定度时钟生成电路、LVPECL电路、PECL电路；所述PCI/CPCI总线控制和接口模块，包含PCI/CPCI总线接口桥芯片电路、热插拔电路。
3、按照权利要求2所述的多片DSP的宽带高速数字信号处理通用板，其特征在于：所述多片DSP并行数字信号处理模块中的高性能数字信号处理器设置成2片。
4、按照权利要求2所述的多片DSP的宽带高速数字信号处理通用板，其特征在于：所述多片DSP并行数字信号处理模块中的高性能数字信号处理器设置成4片。
5、按照权利要求2所述的多片DSP的宽带高速数字信号处理通用板，其特征在于；所述多片DSP并行数字信号处理模块中的高性能数字信号处理器设置成6片。
6、按照权利要求2所述的多片DSP的宽带高速数字信号处理通用板，其特征在于:所述多片DSP并行数字信号处理模块中的高性能数字信号处理器设置成8片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2008200636534U CN201204577Y (zh) | 2008-06-03 | 2008-06-03 | 一种基于多片dsp的宽带高速数字信号处理通用板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2008200636534U CN201204577Y (zh) | 2008-06-03 | 2008-06-03 | 一种基于多片dsp的宽带高速数字信号处理通用板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201204577Y true CN201204577Y (zh) | 2009-03-04 |
Family
ID=40426891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2008200636534U Expired - Fee Related CN201204577Y (zh) | 2008-06-03 | 2008-06-03 | 一种基于多片dsp的宽带高速数字信号处理通用板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201204577Y (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102176165A (zh) * | 2010-12-31 | 2011-09-07 | 中国电子科技集团公司第十四研究所 | 雷达伺服系统综合智能定位卡及其方法 |
| CN102572911A (zh) * | 2010-12-28 | 2012-07-11 | 上海贝尔股份有限公司 | 一种基于pci-e接口的lte基带终端模拟系统 |
| CN102694557A (zh) * | 2012-06-12 | 2012-09-26 | 成都林海电子有限责任公司 | 基于cpci接口的多通道解调信号处理平台 |
| CN102739262A (zh) * | 2012-06-12 | 2012-10-17 | 成都林海电子有限责任公司 | 基于cpci接口的卫星通信信关站信号解调处理板 |
| CN104598347A (zh) * | 2015-02-26 | 2015-05-06 | 浪潮电子信息产业股份有限公司 | 一种适用于高密度服务器测试的波形数据采集模块 |
| CN105320633A (zh) * | 2015-11-20 | 2016-02-10 | 天津光电通信技术有限公司 | 一种双通道高速模拟数字信号采集处理板卡 |
| CN106788479A (zh) * | 2017-03-17 | 2017-05-31 | 成都玖锦科技有限公司 | 单通道射频信号采集回放系统 |
| CN112816991A (zh) * | 2021-01-06 | 2021-05-18 | 深圳市麒博精工科技有限公司 | 基于低电压复杂信号的超声检测方法 |
-
2008
- 2008-06-03 CN CNU2008200636534U patent/CN201204577Y/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102572911A (zh) * | 2010-12-28 | 2012-07-11 | 上海贝尔股份有限公司 | 一种基于pci-e接口的lte基带终端模拟系统 |
| CN102572911B (zh) * | 2010-12-28 | 2016-04-06 | 上海贝尔股份有限公司 | 一种基于pci-e接口的lte基带终端模拟系统 |
| CN102176165A (zh) * | 2010-12-31 | 2011-09-07 | 中国电子科技集团公司第十四研究所 | 雷达伺服系统综合智能定位卡及其方法 |
| CN102176165B (zh) * | 2010-12-31 | 2014-05-21 | 中国电子科技集团公司第十四研究所 | 雷达伺服系统综合智能定位卡及其方法 |
| CN102694557A (zh) * | 2012-06-12 | 2012-09-26 | 成都林海电子有限责任公司 | 基于cpci接口的多通道解调信号处理平台 |
| CN102739262A (zh) * | 2012-06-12 | 2012-10-17 | 成都林海电子有限责任公司 | 基于cpci接口的卫星通信信关站信号解调处理板 |
| CN102739262B (zh) * | 2012-06-12 | 2014-09-03 | 成都林海电子有限责任公司 | 基于cpci接口的卫星通信信关站信号解调处理板 |
| CN104598347A (zh) * | 2015-02-26 | 2015-05-06 | 浪潮电子信息产业股份有限公司 | 一种适用于高密度服务器测试的波形数据采集模块 |
| CN105320633A (zh) * | 2015-11-20 | 2016-02-10 | 天津光电通信技术有限公司 | 一种双通道高速模拟数字信号采集处理板卡 |
| CN106788479A (zh) * | 2017-03-17 | 2017-05-31 | 成都玖锦科技有限公司 | 单通道射频信号采集回放系统 |
| CN112816991A (zh) * | 2021-01-06 | 2021-05-18 | 深圳市麒博精工科技有限公司 | 基于低电压复杂信号的超声检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN201204577Y (zh) | 一种基于多片dsp的宽带高速数字信号处理通用板 | |
| CN101604225A (zh) | 一种32通道同步信号采集板 | |
| CN109828941A (zh) | Axi2wb总线桥实现方法、装置、设备及存储介质 | |
| CN101588175B (zh) | 一种fpga阵列处理板 | |
| CN203480022U (zh) | 一种超高速通用雷达信号处理板 | |
| CN203812236U (zh) | 一种基于处理器和现场可编程门阵列的数据交换系统 | |
| CN104991882A (zh) | 一种基于多处理器协作的用于软件无线电的基带板卡 | |
| CN201465110U (zh) | 一种32通道同步信号采集板 | |
| CN101110154A (zh) | 双通道dspeed-adc_d2g高速数据采集板 | |
| CN201429841Y (zh) | 一种fpga阵列处理板 | |
| CN104216856B (zh) | 一种dcr总线和apb总线之间的总线桥 | |
| CN102063075A (zh) | 中频采集卡板载dsp实时数字信号处理系统 | |
| CN102123068B (zh) | 一种交调仪多总线通信系统 | |
| CN206147623U (zh) | 一种基于大容量fpga的采集处理卡装置 | |
| CN201673402U (zh) | 一种分散控制系统的控制器 | |
| CN103150952B (zh) | 可重构的eda实验平台 | |
| CN103678231A (zh) | 一种两通道并行信号处理模块 | |
| CN105701036B (zh) | 一种支持变形基16fft算法并行访存的地址转换单元 | |
| CN205081473U (zh) | 基于dsp+fpga的双核逆变器模块通信系统的控制电路板 | |
| CN207650989U (zh) | 一种智能仪表数据采集架构 | |
| CN203950033U (zh) | 高速记录雷达回波数据的设备 | |
| CN207909123U (zh) | 一种can总线与pcie总线接口转换装置 | |
| CN207649757U (zh) | 一种32通道信号解调板 | |
| CN202353595U (zh) | 一种EtherCAT与RS485通信转换的网关 | |
| CN203149961U (zh) | 可重构的eda实验平台 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090304 Termination date: 20100603 |