CN105320633A - 一种双通道高速模拟数字信号采集处理板卡 - Google Patents
一种双通道高速模拟数字信号采集处理板卡 Download PDFInfo
- Publication number
- CN105320633A CN105320633A CN201510803973.3A CN201510803973A CN105320633A CN 105320633 A CN105320633 A CN 105320633A CN 201510803973 A CN201510803973 A CN 201510803973A CN 105320633 A CN105320633 A CN 105320633A
- Authority
- CN
- China
- Prior art keywords
- clock
- digital signal
- interface
- connector
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0024—Peripheral component interconnect [PCI]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本发明公开了一种双通道高速模拟数字信号采集处理板卡。该板卡包括FPGA、DSP、四片DDR3?SDRAM、两片SPI?EEPROM;两片SPI?FLASH、两片差分放大器、模数转换器、NAND?FLASH;以太网收发器和PCI-express连接器;还包括分别与时钟相连接的时钟选择芯片和时钟管理芯片。本设计采用成熟可靠的元器件,辅以规范的电路设计,保证信号采集处理的准确性和高效性。采用标准3U板卡尺寸,可与标准3U机箱匹配。采用标准PCI-express连接器,方便与有相应接口的机箱或板卡进行对接,实现本信号采集处理板卡与系统其他结构的数据交互。
Description
技术领域
本发明涉及用于通信领域的模拟-数字信号采集处理板卡,尤其涉及一种双通道高速模拟数字信号采集处理板卡。
背景技术
模拟-数字信号采集处理应用在通信技术的基础阶段,信号采集处理的优劣程度直接影响到通信结果的准确性。目前市场上的模拟-数字信号采集处理板卡大多规格各异,接口种类繁多,在与其他设备或板卡对接时容易出现尺寸或接口不匹配的问题。
发明内容
鉴于现有技术存在的问题和缺陷,本发明的目的是提供一种双通道高速模拟数字信号采集处理板卡。该板卡采用成熟可靠的元器件,以FPGA及DSP作为核心信号采集处理器件,辅以规范的电路设计,保证信号采集处理的准确性和高效性。
本发明采取的技术方案是:一种双通道高速模拟数字信号采集处理板卡,其特征在于:该板卡包括分别通过SRIO总线和I/O端口连接的现场可编程门阵列FPGA和数字信号处理器DSP;四片动态随机存取存储器DDR3SDRAM;两片串行电擦除可编程只读存储器SPIEEPROM;两片串行闪存存储器SPIFLASH;两片差分放大器;模数转换器;非易失闪存存储器NANDFLASH;以太网收发器;PCI-express连接器;该板卡还包括分别与时钟相连接的时钟选择芯片和时钟管理芯片;其中,两路模拟信号由SMA接口1及SMA接口2分别接入差分放大器1和差分放大器2,差分放大器1和差分放大器2分别通过模数转换器与现场可编程门阵列FPGA连接,USB接口通过信号转换器与现场可编程门阵列FPGA连接,动态随机存取存储器DDR3SDRAM1、动态随机存取存储器DDR3SDRAM2、串行电擦除可编程只读存储器SPIEEPROM1和串行闪存存储器SPIFLASH1分别与现场可编程门阵列FPGA连接,动态随机存取存储器DDR3SDRAM3、动态随机存取存储器DDR3SDRAM4、串行电擦除可编程只读存储器SPIEEPROM2和串行闪存存储器SPIFLASH2分别与数字信号处理器DSP连接,现场可编程门阵列FPGA通过PCLE总线与PCI-express连接器连接,数字信号处理器DSP通过以太网收发器连接到RJ45接口。
本发明的特点及有益效果是:1、本设计采用成熟可靠的元器件,辅以规范的电路设计,保证信号采集处理的准确性和高效性。2、采用标准3U板卡尺寸,可与标准3U机箱匹配。3、采用标准PCI-express连接器,方便与有相应接口的机箱或板卡进行对接,实现本信号采集处理板卡与系统其他结构的数据交互。
附图说明
图1为本发明电路连接框图;
图2为板卡及PCI-express连接器结构示意图;
图3为与板卡对接的PCI-express连接器结构示意图。
具体实施方式
以下结合附图对本发明作进一步说明:
参照图1,本设计是一款集成高速模数转换器(以下简称ADC)、高速现场可编程门阵列(以下简称FPGA)和高速数字信号处理器(以下简称DSP)的高速模拟-数字信号采集处理及数据存储处理板卡,支持两路中频同步模拟-数字信号采样,支持最高250MSps模拟-数字采样速率,支持外部采样时钟。
本设计通过FPGA及DSP对数字信号进行处理,并将数据导入高速动态随机存取存储器(以下简称DDR3SDRAM)进行存储。
采用以太网接口(即RJ45接口)、PCI-express连接器和USB接口与外部进行数据交互。
提供DDR3SDRAM和其他多种存储器进行数据存储。
本发明电路设计原理:两路模拟信号由SMA接口1及SMA接口2分别接入两片差分放大器进行信号放大处理,然后分别通过模数转换器(模拟数字转换芯片,以下简称ADC)进行模拟数字转换,转换后得到的数字信号进入FPGA进行初步处理和分配。然后经由SRIO总线与DSP进行数据传输,由DSP进行数字信号的处理和存储分配工作。
时钟:本设计采用四个时钟、一片时钟选择芯片和两片时钟管理芯片,其中,时钟1和SMA接口3通过时钟选择芯片与模数转换器连接,时钟2与FPGA连接,时钟3和时钟4分别通过时钟管理芯片1和时钟管理芯片2与DSP连接。ADC的采样时钟由内部时钟或外部时钟提供。内部采样时钟由板卡上时钟1提供,外部时钟信号通过SMA接口3提供,并通过时钟选择芯片进行选通。FPGA系统时钟由时钟2提供。时钟管理芯片1和时钟管理芯片2分别对时钟3和时钟4进行分频处理。其中,时钟管理芯片1为DSP提供系统时钟、核时钟、DDR时钟;时钟管理芯片2为DSP提供参考时钟、SRIO时钟。
存储:四片DDR3SDRAM芯片分别与FPGA和DSP相连,用于存储数字信号。
SPIEERROM1、SPIFLASH1与FPGA相连,用于存储FPGA的配置信息。SPIEERROM2、SPIFLASH2与DSP相连,用于存储DSP的配置信息。NANDFLASH用于存储FPGA和DSP的交互数据。
接口:本板卡采用USB接口与外部进行数据交互,传输当前的各种板卡状态和采样信息,实现遥控和监控的目的。采用以太网RJ45接口,实现DSP通过GigabitEthernet与外部的数据传输。采用PCI-express总线标准接口,实现FPGA通过PCI-express总线(PCIe总线)与外部的数据传输。PCI-express连接器安装在本板卡的右侧,如图2所示。与本板卡对接的PCI-express连接器如图3所示,PCI-express连接器包括连接器XJ1、连接器XP2、连接器XP3和连接器XP4,四个独立的连接器均为符合CPCI规范的标准连接器,分别与板卡上的连接器XP1、连接器XJ2、连接器XJ3和连接器XJ4匹配对接。
电源:连接器XJ1与12V直流电源相连,通过其对插连接器XP1为本板卡提供12V直流电压,作为本板卡工作电源,经过不同电压转换模块,转换为板卡上器件所需工作电压。
主要器件厂家及型号:
现场可编程门阵列FPGA:赛灵思(XILINX)XC7K325T-FFG900;
数字信号处理器DSP:德州仪器(TI)TMS320C6670;
差分放大器:德州仪器(TI)LMH6554;
模数转换器:德州仪器(TI)ADS42LB69;
高速动态随机存取存储器DDR3SDRAM:镁光(MICRON)MT41J256M8;
非易失闪存存储器NANDFLASH:恒忆(NUMONYX)NAND512R3A2S;
串行闪存存储器SPIFLASH:恒忆(NUMONYX)N25Q128A;
串行电擦除可编程只读存储器SPIEEPROM:爱特梅尔(ATMEL)AT25128B;
以太网收发器:美满(MARVELL)88E1111;
USB信号转换器:飞特帝亚(FTDI)FT245R;
时钟管理芯片:德州仪器(TI)CDCE62005RGZT;
时钟选择芯片:ICS公司ICS8533-AG01;
PCI-express连接器(XP1):ERNI电子254992;
PCI-express连接器(XJ2、XJ3):ERNI电子973028;
PCI-express连接器(XJ4):ERNI电子214443。
Claims (3)
1.一种双通道高速模拟数字信号采集处理板卡,其特征在于:该板卡包括分别通过SRIO总线和I/O端口连接的现场可编程门阵列FPGA和数字信号处理器DSP;四片动态随机存取存储器DDR3SDRAM;两片串行电擦除可编程只读存储器SPIEEPROM;两片串行闪存存储器SPIFLASH;两片差分放大器;模数转换器;非易失闪存存储器NANDFLASH;以太网收发器;PCI-express连接器;该板卡还包括分别与时钟相连接的时钟选择芯片和时钟管理芯片;其中,两路模拟信号由SMA接口1及SMA接口2分别接入差分放大器1和差分放大器2,差分放大器1和差分放大器2分别通过模数转换器与现场可编程门阵列FPGA连接,USB接口通过信号转换器与现场可编程门阵列FPGA连接,动态随机存取存储器DDR3SDRAM1、动态随机存取存储器DDR3SDRAM2、串行电擦除可编程只读存储器SPIEEPROM1和串行闪存存储器SPIFLASH1分别与现场可编程门阵列FPGA连接,动态随机存取存储器DDR3SDRAM3、动态随机存取存储器DDR3SDRAM4、串行电擦除可编程只读存储器SPIEEPROM2和串行闪存存储器SPIFLASH2分别与数字信号处理器DSP连接,现场可编程门阵列FPGA通过PCLE总线与PCI-express连接器连接,数字信号处理器DSP通过以太网收发器连接到RJ45接口。
2.根据权利要求1所述的一种双通道高速模拟数字信号采集处理板卡,其特征在于:该板卡采用四个时钟、一片时钟选择芯片和两片时钟管理芯片,其中,时钟1和SMA接口3通过时钟选择芯片与模数转换器连接,时钟2与FPGA连接,时钟3和时钟4分别通过时钟管理芯片1和时钟管理芯片2与DSP连接。
3.根据权利要求2所述的一种双通道高速模拟数字信号采集处理板卡,其特征在于:PCI-express连接器安装在板卡的右侧,PCI-express连接器包括连接器XJ1、连接器XP2、连接器XP3和连接器XP4,分别与板卡上的接口XP1、接口XJ2、接口XJ3和接口XJ4匹配对接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510803973.3A CN105320633A (zh) | 2015-11-20 | 2015-11-20 | 一种双通道高速模拟数字信号采集处理板卡 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510803973.3A CN105320633A (zh) | 2015-11-20 | 2015-11-20 | 一种双通道高速模拟数字信号采集处理板卡 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105320633A true CN105320633A (zh) | 2016-02-10 |
Family
ID=55248041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510803973.3A Pending CN105320633A (zh) | 2015-11-20 | 2015-11-20 | 一种双通道高速模拟数字信号采集处理板卡 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105320633A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109088635A (zh) * | 2018-07-24 | 2018-12-25 | 北京航天控制仪器研究所 | 一种多通道时钟同步采集系统 |
CN109765814A (zh) * | 2018-11-28 | 2019-05-17 | 上海威固信息技术股份有限公司 | 一种内置高速数据转换器的fpga集成电路芯片 |
CN111651401A (zh) * | 2020-06-08 | 2020-09-11 | 中船重工信息科技有限公司 | 一种飞腾处理器板卡的加固方法 |
CN111679599A (zh) * | 2020-05-22 | 2020-09-18 | 中国航空工业集团公司西安航空计算技术研究所 | 一种cpu与dsp数据高可靠交换方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5978878A (en) * | 1996-09-26 | 1999-11-02 | Vlsi Technology | Selective latency reduction in bridge circuit between two busses |
CN1437398A (zh) * | 2002-02-05 | 2003-08-20 | 上海博超科技有限公司 | 数字音视频采集压缩卡的制作方法 |
CN201204577Y (zh) * | 2008-06-03 | 2009-03-04 | 中国电子科技集团公司第三十研究所 | 一种基于多片dsp的宽带高速数字信号处理通用板 |
CN103593487A (zh) * | 2013-09-06 | 2014-02-19 | 北京理工大学 | 一种信号采集处理板 |
CN103885919A (zh) * | 2014-03-20 | 2014-06-25 | 北京航空航天大学 | 一种多dsp和fpga并行处理系统及实现方法 |
CN204178360U (zh) * | 2014-10-15 | 2015-02-25 | 熊猫电子集团有限公司 | 一种多路信号采集处理电路 |
-
2015
- 2015-11-20 CN CN201510803973.3A patent/CN105320633A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5978878A (en) * | 1996-09-26 | 1999-11-02 | Vlsi Technology | Selective latency reduction in bridge circuit between two busses |
CN1437398A (zh) * | 2002-02-05 | 2003-08-20 | 上海博超科技有限公司 | 数字音视频采集压缩卡的制作方法 |
CN201204577Y (zh) * | 2008-06-03 | 2009-03-04 | 中国电子科技集团公司第三十研究所 | 一种基于多片dsp的宽带高速数字信号处理通用板 |
CN103593487A (zh) * | 2013-09-06 | 2014-02-19 | 北京理工大学 | 一种信号采集处理板 |
CN103885919A (zh) * | 2014-03-20 | 2014-06-25 | 北京航空航天大学 | 一种多dsp和fpga并行处理系统及实现方法 |
CN204178360U (zh) * | 2014-10-15 | 2015-02-25 | 熊猫电子集团有限公司 | 一种多路信号采集处理电路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109088635A (zh) * | 2018-07-24 | 2018-12-25 | 北京航天控制仪器研究所 | 一种多通道时钟同步采集系统 |
CN109765814A (zh) * | 2018-11-28 | 2019-05-17 | 上海威固信息技术股份有限公司 | 一种内置高速数据转换器的fpga集成电路芯片 |
CN111679599A (zh) * | 2020-05-22 | 2020-09-18 | 中国航空工业集团公司西安航空计算技术研究所 | 一种cpu与dsp数据高可靠交换方法 |
CN111679599B (zh) * | 2020-05-22 | 2022-01-25 | 中国航空工业集团公司西安航空计算技术研究所 | 一种cpu与dsp数据高可靠交换方法 |
CN111651401A (zh) * | 2020-06-08 | 2020-09-11 | 中船重工信息科技有限公司 | 一种飞腾处理器板卡的加固方法 |
CN111651401B (zh) * | 2020-06-08 | 2023-12-29 | 中船数字信息技术有限公司 | 一种飞腾处理器板卡的加固方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104237905B (zh) | 北斗检测仪 | |
CN105320633A (zh) | 一种双通道高速模拟数字信号采集处理板卡 | |
CN104361143B (zh) | 一种便携式数据采集卡及其方法 | |
CN102738903A (zh) | 站用交直流一体化电源监控装置 | |
CN103322954A (zh) | 数显量具多通道数据采集仪 | |
CN104408213A (zh) | 一种便携式数据采集卡 | |
CN205247379U (zh) | 双通道高速模拟数字信号采集处理板卡 | |
CN103018542B (zh) | 一种基于usb总线的电晕电流采集卡 | |
CN201725004U (zh) | 一种便携式gis局放检测系统 | |
CN203643517U (zh) | 一种移动式雷电三维电场测量装置 | |
CN212906280U (zh) | 一种基于pcie的高速模拟量采集卡 | |
CN205594366U (zh) | 野外传感器数据采集装置 | |
CN204515159U (zh) | 海洋地震勘探仪数据采集节点多通道数据采集装置 | |
CN209044574U (zh) | 一种适合量子计算机应用的测控板卡 | |
CN102495253A (zh) | 一种手持式多功能并行操作的测量仪器 | |
CN208506739U (zh) | 一种多接口四通道模拟信号采集处理板卡 | |
CN203054072U (zh) | 一种基于usb总线的电晕电流采集卡 | |
CN209707946U (zh) | 一种可扩展的量子测控装置 | |
CN207946672U (zh) | 信号采集装置 | |
CN203773539U (zh) | 基于usb接口的数据采集与传输系统 | |
CN204386582U (zh) | 新型振动加速度测量仪 | |
CN207113926U (zh) | 一种基于lora的温湿度测量装置 | |
CN104808646A (zh) | 1-Wire总线测温电路DS18B20单粒子效应评估系统及方法 | |
CN105676750A (zh) | 野外传感器数据采集装置 | |
CN204102134U (zh) | 变电站远动串口数据显示仪 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160210 |