CN102572911A - 一种基于pci-e接口的lte基带终端模拟系统 - Google Patents

Abstract

本发明提供了一种基于PCI-E接口的LTE基带终端模拟系统，该模拟系统包括：PC主机，用于根据测试模式和配置参数来控制基带终端仿真器，并转发上行和下行数据；基带终端仿真器，用于对模拟系统的物理层进行测试，包括：数字信号处理器，用于处理LTE基带终端通信协议和相关的应用协议；现场可编程门阵列，用于并行处理高速数字信号和高重复性的数据运算；PCI-E接口，用于连接PC主机和基带终端仿真器；eNodeB板，用于将下行数据发送至基带终端仿真器，并接收来自基带终端仿真器的数据和性能反馈统计。与现有技术相比，本发明的模拟系统既保证eNodeB设备的各项测试指标，提高测试的效率，又可节约测试成本和占用空间。

Description

一种基于PCI-E接口的LTE基带终端模拟系统

技术领域

本发明涉及无线通讯领域，尤其涉及无线通讯领域中基于PCI-E接口的LTE基带终端模拟测试技术。

背景技术

在LTE增强型基站(eNodeB)的设计过程中，需要对基站设备进行全面的测试，包括软件测试、硬件测试以及无线性能指标测试，对应地，LTE的基带通信协议一致性测试、无线性能指标一致性测试、无线资源管理一致性测试以及端到端的业务验证测试构成了eNodeB认证测试的基础。

一般来说，LTE系统设计架构包括PHY(Physical layer，物理层)、MAC(Media Access Control layer，媒体接入控制层)、RLC(RadioLink Control layer，无线链路控制层)、PDCP(Packet Data ConvergenceProtocol layer，分组数据汇聚协议层)，RRC(Radio Resource Controllayer，无线资源控制层)和APPS(Application layer，应用层)。其中的PHY完成通信传输处理的大部分工作，是协议实现中最为复杂的部分，诸如传输时延，峰值吞吐量等性能指标几乎都依靠PHY来实现。

在传统的测试方法中，往往使用信号发生器和频谱分析仪来完成物理信道和数据传输的测试，其中信号发生器产生上行信号，频谱分析仪检验下行信号。然而，这种上行信号和下行信号分开测试的方法，非常不利于LTE系统的物理层和协议要求上下行交互时的测试，诸如HARQ、RACH等。另一方面，依照终端测试方案而制造的测试仪器，体积庞大臃肿，甚至需要机架插板才能工作，占地面积大，成本高，给实验室测试带来了诸多不便。此外，大部分终端测试模拟方案使用SRIO配合机架从背板实现数据传输，由于现有技术中，虽然SRIO 2.0协议标准可以支持16x，但是目前所有的硬件厂商只能做到4x，在此情形下，SRIO2.0标准的4x系列的实际有效传输速率仅为16Gbps(即5Gbps*4*0.8，其中0.8表示实际有效传输速率与最大传输速率之间的比值)，该传输速率在未来通信系统使用更大带宽以及承载更大数据时，扩展性十分有限。

有鉴于此，如何设计一种LTE基带终端模拟测试系统，既保证LTE eNodeB设备的各项测试指标，提高测试的效率，又可以节约测试成本和占用空间，是相关技术人员亟待解决的一项课题。

发明内容

本发明的目的是提供一种基于PCI-E接口的LTE基带终端模拟系统。

根据本发明的一个方面，提供一种基于PCI-E接口的LTE基带终端模拟系统，该模拟系统包括：

PC主机，用于根据测试模式和配置参数来控制基带终端仿真器，并转发上行数据和下行数据；

基带终端仿真器，用于对所述模拟系统的PHY(物理层，PhysicalLayer)进行测试，包括：

数字信号处理器(DSP)，用于处理LTE基带终端通信协议和相关的应用协议；

现场可编程门阵列(FPGA)，用于并行处理高速数字信号和高重复性的数据运算；

PCI-E接口，用于连接所述PC主机和所述基带终端仿真器；

eNodeB板，用于将下行数据经所述PC主机发送至所述基带终端仿真器，并接收来自所述基带终端仿真器的数据和性能反馈统计。

与现有技术相比，本发明中基于PCI-E接口的LTE基带终端模拟系统既保证eNodeB设备的各项测试指标，提高测试的效率，又可以节约测试成本和占用空间。此外，该系统还具有以下特点：

1)I/O吞吐率高达32Gbit/s，高于普通的终端测试方案1倍，具体地，PC主机使用16x系列的PCI-E接口，PCI-E的实际传输效率为80％，则PCI-E的最大速率为2.5*16*0.8，等于32Gbit/s；

2)用于测试的成型设备非常小巧，完全可以插入PC主机的插槽中，无需受限于外部机架，不但减少了占用空间，还有效节约了成本；

3)其灵活小巧的外形并不会使设备低于任何其他终端测试设备的性能，使LTE基带终端测试操作更加方便。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1示出依据本发明一个方面的基于PCI-E接口的LTE基带终端模拟系统的结构框图；以及

图2说明依据本发明一优选实施例的基于PCI-E接口的LTE基带终端模拟系统的基带终端仿真器的结构示意图。

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

下面结合附图对本发明作进一步详细描述。

如前所述，在现有的传统测试方法中，往往使用信号发生器和频谱分析仪来完成物理信道和数据传输的测试，其中信号发生器产生上行信号，频谱分析仪检验下行信号。然而，这种上行信号和下行信号分开测试的方法，非常不利于LTE系统的物理层和协议要求上下行交互时的测试。为了解决这一技术困扰，基带终端模拟方案应当既具备通信终端的通信功能又具备模拟测试功能，具体来说，用于测试的基带终端模拟系统除了具有普通手机的全部功能之外，其核心功能是实现完整的无线空中信号发送和接收测试，并实现对无线信令的分析以及大量符合协议规定的异常案例模拟和多用终端仿真测试，从而实现对基站系统的协议覆盖性测试、功能和性能测试。

图1示出依据本发明一个方面的基于PCI-E接口的LTE基带终端模拟系统的结构框图。参照图1，模拟系统1包括基带终端仿真器11、PC主机12和eNodeB板13。

其中，基带终端仿真器11包括PCI-E接口111、现场可编程门阵列(FPGA)112和数字信号处理器(DSP)113，并且通过现场可编程门阵列112和数字信号处理器113经由PC主机12来与eNodeB板13进行数据传送，以完成对模拟系统1的PHY进行测试。

PCI-E接口111，用于连接所述PC主机和所述基带终端仿真器。更详细地，来自基带终端仿真器111的上行数据经数字信号处理器113产生和现场可编程门阵列112处理后，由该PCIE接口111转发至PC主机12，最终到达eNodeB板13。另一方面，来自eNodeB板13的下行数据经由PC主机12转发至该PCI-E接口111，并最终到达数字信号处理器113和/或现场可编程门阵列112。优选地，PCI-E接口111的传输速率大于上行数据或下行数据的信号发送/接收速率，例如，LTE系统中在20MHz带宽、IQ数据、16bit位宽、30.72M采样率、MIMO(2天线)的情形下，其速率约为2Gpbs，该速率可以视为LTE的峰值速率，则采用PCI-E接口111可以保证数据传输时不会丢失。

现场可编程门阵列112，用于并行处理高速数字信号和高重复性的数据运算。具体地，FPGA芯片负责并行处理、重复性和大量的数据运算、高速数字信号处理，因此，采用现场可编程门阵列112可以实现对于多个用户设备的信道仿真。

数字信号处理器113，用于处理LTE基带终端通信协议和相关的应用协议。具体地，数字信号处理器113作为基带终端仿真器11的主控制器，通过PCI-E接口111来完成与PC主机12的数据传送，处理通信协议和其它相关的应用协议，协调并控制各外部设备之间的工作等。其中，数字信号处理器113依靠自身灵活、强大的运算通信机制，展现出强大的数据处理能力，从而非常适合LTE基带通信协议的处理。

其中，PC主机12，用于根据测试模式和配置参数来控制基带终端仿真器11，并转发上行数据和下行数据。具体地，PC主机12设有PCI插槽，当基带终端仿真器11的PCI-E接口板卡插入该插槽时，完成与PC主机12之间的连接，从而转发来自eNodeB板13的下行数据以及来自基带终端仿真器11的上行数据。

其中，eNodeB板13，用于将下行数据经所述PC主机12发送至所述基带终端仿真器11，并接收来自所述基带终端仿真器11的数据和性能反馈统计。

此外，在将基带终端仿真器11连接至eNodeB时，每个基带终端仿真器11均可以加载自己的信道模型：AWGN信道、Spatial信道和Jakes信道。其中，AWGN信道是最简单的信道类型，它经常用作测试的规则重点，通常规定了测试时较大数值的循环模拟次数。Spatial信道是LTE系统中较不常用但是具有很多改进特征的信道模型之一，该信道可以提供非衰落的多径，每条路径添加单独的时频偏移，对于随机无线性能测试特别是标准一致性测试，Spatial信道提供了必须且可实现的多信号衰落模型。Jakes信道适用于单独的时域衰减，但其并不模拟Spatial信道模型所提供的空间域机制。

优选地，所述现场可编程门阵列还包括PCI-E控制模块，与所述PCI-E接口111相连接，用于提供高性能的数据传输。进一步，所述PCI-E控制模块包括物理层、数据链路层和传输协议层，并且所述数据链路层以及所述传输协议层将数据按批次组包，数据包在层与层之间传递时设置附加的校验和以及帧信息。

优选地，所述基带终端仿真器11基于下列至少任一项测试信息对所述模拟系统的PHY进行测试：基带通信协议一致性；无线性能指标一致性；无线资源管理的一致性；端到端的业务验证。

图2说明依据本发明一优选实施例的基于PCI-E接口的LTE基带终端模拟系统的基带终端仿真器的结构示意图。参照图2，基带终端仿真器包括FPGA、DSP和PCI-E连接器。在一优选实施例中，所述基带终端仿真器11还包括EEPROM，该EEPROM以I2C通讯方式连接至所述数字信号处理器(DSP)，用于配置RCW(Reset Control Word，重置控制字)状态寄存器。此外，所述基带终端仿真器11还包括4通道的高速I/O接口，用于在所述数字信号处理器(DSP)和所述现场可编程门阵列(FPGA)之间进行数据交互。为了存储和加载PC主机用来控制基带终端仿真器11的配置参数，还可设置第一Flash器件，以SPI通讯方式连接至所述现场可编程门阵列。

在另一优选实施例中，所述基带终端仿真器11还包括第二Flash器件，以SPI通讯方式连接至所述数字信号处理器，用于执行启动操作。

在又一优选实施例中，来自基带终端仿真器的上行数据由所述数字信号处理器产生且由所述现场可编程门阵列处理后，通过所述PCI-E接口111传送至所述eNodeB板13。

此外，所述基带终端仿真器11还包括两路Ethernet接口，分别连接至所述FPGA和所述DSP，用于对所述FPGA和所述DSP进行功能升级。可替换地，所述PC主机通过所述PCI-E接口也可用于对所述FPGA和所述DSP进行功能升级。

此外，所述基带终端仿真器11还包括可编程逻辑器件(CPLD)，用于提供时钟信号和复位信号至所述FPGA和所述DSP。进一步，所述PC主机12通过所述PCI-E接口111发送控制信号，以管理所述CPLD。

为了全面地测试LTE系统除了PHY之外的其他各协议子层，所述模拟系统还包括上层终端仿真器，用于测试MAC、RLC、PDCP、RRC和APPS。

与现有技术相比，本发明中的模拟系统既保证eNodeB设备的各项测试指标，提高测试的效率，又可以节约测试成本和占用空间。此外，该系统还具有以下特点：1)I/O吞吐率高达32Gbit/s，高于普通的终端测试方案1倍；2)用于测试的成型设备非常小巧，完全可以插入PC主机的插槽中，无需受限于外部机架，不但减少了占用空间，还有效节约了成本；3)其灵活小巧的外形并不会使设备低于任何其他终端测试设备的性能，使LTE基带终端测试操作更加方便。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。装置权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims (14)

1.一种基于PCI-E接口的LTE基带终端模拟系统，其中，所述模拟系统包括：

PC主机，用于根据测试模式和配置参数来控制基带终端仿真器，并转发上行数据和下行数据；

基带终端仿真器，用于对所述模拟系统的PHY(物理层，PhysicalLayer)进行测试，包括：

数字信号处理器(DSP)，用于处理LTE基带终端通信协议和相关的应用协议；

现场可编程门阵列(FPGA)，用于并行处理高速数字信号和高重复性的数据运算；

PCI-E接口，用于连接所述PC主机和所述基带终端仿真器；

eNodeB板，用于将下行数据经所述PC主机发送至所述基带终端仿真器，并接收来自所述基带终端仿真器的数据和性能反馈统计。

2.根据权利要求1所述的模拟系统，其中，所述FPGA还包括PCI-E控制模块，与所述PCI-E接口相连接，用于提供高性能的数据传输。

3.根据权利要求2所述的模拟系统，其中，所述PCI-E控制模块包括物理层、数据链路层和传输协议层，并且所述数据链路层以及所述传输协议层将数据按批次组包，数据包在层与层之间传递时设置附加的校验和以及帧信息。

4.根据权利要求1至3中任一项所述的模拟系统，其中，所述基带终端仿真器基于下列至少任一项测试信息对所述模拟系统的PHY进行测试：

-基带通信协议一致性；

-无线性能指标一致性；

-无线资源管理的一致性；

-端到端的业务验证。

5.根据权利要求1至4中任一项所述的模拟系统，其中，所述基带终端仿真器还包括EEPROM，以I2C通讯方式连接至所述DSP，用于配置RCW(Reset Control Word，重置控制字)状态寄存器。

6.根据权利要求1至5中任一项所述的模拟系统，其中，所述基带终端仿真器还包括4通道的高速I/O接口，用于在所述DSP和所述FPGA之间进行数据交互。

7.根据权利要求1至6中任一项所述的模拟系统，其中，所述基带终端仿真器还包括第一Flash器件，以SPI通讯方式连接至所述FPGA，用于存储和加载所述配置参数。

8.根据权利要求1至7中任一项所述的模拟系统，其中，所述基带终端仿真器还包括第二Flash器件，以SPI通讯方式连接至所述DSP，用于启动所述DSP。

9.根据权利要求1至8中任一项所述的模拟系统，其中，所述上行数据由所述DSP产生且由所述FPGA处理后，通过所述PCI-E接口传送至所述eNodeB板。

10.根据权利要求1至9中任一项所述的模拟系统，其中，所述基带终端仿真器还包括两路Ethernet接口，分别连接至所述FPGA和所述DSP，用于对所述FPGA和所述DSP进行功能升级。

11.根据权利要求1至10中任一项所述的模拟系统，其中，所述PCI-E接口还用于对所述FPGA和所述DSP进行功能升级。

12.根据权利要求1至11中任一项所述的模拟系统，其中，所述基带终端仿真器还包括可编程逻辑器件(CPLD)，用于提供时钟信号和复位信号至所述FPGA和所述DSP。

13.根据权利要求12所述的模拟系统，其中，所述PC主机通过所述PCI-E接口发送控制信号，以管理所述CPLD。

14.根据权利要求1至13中任一项所述的模拟系统，其中，所述模拟系统还包括上层终端仿真器，用于测试MAC、RLC、PDCP、RRC和APPS。

Images